



SH79F161A

带10位ADC的增强型8051微控制器

1. 特性

- 基于8051指令流水线结构的8位单片机
- Flash ROM: 16K字节
- RAM: 内部256字节, 外部512字节
- 类EEPROM: 2K字节
- 工作电压:
 - $f_{OSC} = 400\text{kHz} - 16\text{MHz}$, $V_{DD} = 3.6\text{V} - 5.5\text{V}$
- 振荡器 (代码选项):
 - 晶体谐振器: 400kHz - 16MHz
 - 陶瓷谐振器: 400kHz - 16MHz
 - 内部RC振荡器: 12.3MHz
- 30个CMOS双向I/O管脚
- 4个可选的开漏极I/O口
- I/O内建上拉电阻
- 3个16位定时器/计数器T0, T1和T2
- 一个12位PWM定时器
- 两个8位PWM定时器
- 中断源:
 - Timer0, Timer1, Timer2
 - 外部中断0 - 3
 - 外部中断4: 8输入
 - ADC, EUART, SPI, PWM
- 增强型UART
- SPI接口 (主/从模式)
- 8通道10位模数转换器 (ADC), 内建数字比较功能
- 内建蜂鸣器
- 内建的低电压复位功能 (代码选项)
 - LVR电压1: 4.1V
 - LVR电压2: 3.7V
- CPU机器周期:
 - 一个振荡周期
- 看门狗定时器 (WDT)
- 预热计数器
- 低功耗工作模式:
 - 空闲模式
 - 掉电模式
- Flash型
- 封装:
 - 32引脚LQFP封装
 - 44引脚QFP封装
 - 44引脚LQFP封装

2. 概述


SH79F161A是一种高速高效率8051兼容单片机。在同样振荡频率下, 较之传统的8051芯片它具有运行更快速, 性能更优越的特性。

SH79F161A保留了标准8051芯片的大部分特性, 包括内置256字节RAM和2个16位定时器/计数器, 1个EUART等。此外, SH79F161A还包括外置512字节RAM和2048字节类EEPROM, 集成了可兼容8052芯片的16位定时器/计数器 (Timer2) 和用于存储程序和数据的16K字节Flash。

SH79F161A不仅集成了如EUART, SPI等标准通讯模块, 还集成了具有比较功能的ADC, 带6路输出的PWM等模块。此外, SH79F161A集成了看门狗定时器, 具有低电压复位功能, 提供了2种低功耗省电模式。




3. 方框图






4. 引脚配置

4.1 32脚LQFP封装



4.2 44脚QFP封装





4.3 44脚LQFP封装






Table 4.1 引脚功能

引脚编号			引脚命名	默认功能
32 LQFP	44 QFP	44 LQFP		
28	39	39	INT47/P1.0	P1.0
29	40	40	INT44/P1.1	P1.1
30	41	41	TDO/INT43/AN4/P1.2	P1.2
31	42	42	TMS/INT42/AN5/P1.3	P1.3
32	43	43	TDI/INT41/AN6/P1.4	P1.4
1	44	44	TCK/INT40/AN7/P1.5	P1.5
2	5	5	T0/P1.6	P1.6
3	1	1	RST/P1.7	复位引脚或是 P1.7 口 (代码选项控制)
6	10	10	V _{DD}	-----
7	11	11	V _{SS}	-----
5	12	12	XTAL1/P3.4	P3.4 口或是振荡器输入引脚 (代码选项控制)
4	13	13	XTAL2/P3.3	P3.3 口或是振荡器输出引脚 (代码选项控制)
8	14	14	T2EX/P3.2	P3.2
9	15	15	T2/INT0/P3.1	P3.1
10	16	16	FLT/SS/P3.0	P3.0
11	17	17	P3.5	P3.5
12	18	18	BZ/SCK/P2.0	P2.0
13	19	19	TXD/MISO/P2.1	P2.1
14	20	20	RXD/MOSI/P2.2	P2.2
15	21	21	PWM2/P2.3	P2.3
16	22	22	PWM0/P2.4	P2.4
17	23	23	PWM1/P2.5	P2.5
18	27	27	PWM01/INT45/P2.6	P2.6
19	24	24	PWM11/INT46/P2.7	P2.7
20	31	31	PWM21/INT1/P0.7	P0.7
21	29	29	T1/P0.6	P0.6
*22	*33	*33	AN3/P0.5	P0.5
*23	*34	*34	AN2/P0.4	P0.4
*24	*35	*35	AN1/P0.3	P0.3
*25	*36	*36	AN0/P0.2	P0.2
26	37	37	INT3/P0.1	P0.1
27	38	38	INT2/P0.0	P0.0

注意:

- (1) 带*引脚可以配置为N沟道的开漏输出, 但是引脚电压不得高于 $V_{DD} + 0.3$ 。
- (2) 引脚命名中, 写在最外侧的功能具有最高优先级, 最内侧的功能具有最低优先级 (参见引脚配置图, 例如T2/INT0/P3.1, P3.1优先级最低, INT0次之, T2最高)。当一个引脚被高优先级的功能占用时, 即使低优先级功能被允许, 也不能作为低优先级功能的引脚。只有当软件禁止引脚的高优先级功能, 相应引脚才能被释放作为低优先级端口使用。



5. 引脚描述

引脚命名	类型	说明
I/O端口		
P0.0 - P0.7	I/O	8位双向I/O端口
P1.0 - P1.7	I/O	8位双向I/O端口
P2.0 - P2.7	I/O	8位双向I/O端口
P3.0 - P3.5	I/O	6位双向I/O端口
定时器		
T0	I/O	Timer0外部输入或比较输出
T1	I/O	Timer1外部输入或比较输出
T2	I/O	Timer2外部输入/波特率时钟输出
T2EX	I	Timer2重载/捕捉/方向控制
PWM0	O	12位PWM定时器输出引脚
PWM1	O	8位PWM定时器输出引脚
PWM2	O	8位PWM定时器输出引脚
PWM01	O	与PWM0有固定相位关系的12位PWM定时器输出引脚
PWM11	O	与PWM1有固定相位关系的8位PWM定时器输出引脚
PWM21	O	与PWM2有固定相位关系的8位PWM定时器输出引脚
FLT	I	PWM故障输入引脚
EUART		
RXD	I/O	EUART数据输入
TXD	O	EUART数据输出
SPI		
MOSI	I/O	SPI主输出从输入引脚
MISO	I/O	SPI主输入从输出引脚
SCK	I/O	SPI串行时钟引脚
SS	I	SPI从设备选择引脚
ADC		
AN0 - AN7	I	ADC输入通道
中断&复位&时钟&电源		
INT0 - INT3	I	外部中断0 - 3
INT40 - INT47	I	外部中断40 - 47
RST	I	该引脚上保持10μs以上的低电平，CPU将复位。由于有内建100kΩ上拉电阻连接到V _{DD} ，所以仅接一个外部电容即可实现上电复位。
XTAL1	I	谐振器输入
XTAL2	O	谐振器输出
V _{SS}	P	接地
V _{DD}	P	电源 (3.6 - 5.5V)
蜂鸣器		
BUZCON	O	蜂鸣器



续上表

引脚命名	类型	说明
编程器		
TDO (P1.2)	O	调试接口：测试数据输出
TMS (P1.3)	I	调试接口：测试模式选择
TDI (P1.4)	I	调试接口：测试数据输入
TCK (P1.5)	I	调试接口：测试时钟输入
注意： 当P1.2-1.5作为调试接口时，P1.2-1.5的原有功能被禁止。		



6. SFR映像

SH79F161A内置256字节的直接寻址寄存器,包括通用数据存储器 and 特殊功能寄存器 (SFR), SH79F161A的SFR有以下几种:

CPU内核寄存器:	ACC, B, PSW, SP, DPL, DPH
CPU内核增强寄存器:	AUXC, DPL1, DPH1, INSCON, XPAGE
电源时钟控制寄存器:	PCON, SUSLO
Flash寄存器:	IB_OFFSET, IB_DATA, IB_CON1, IB_CON2, IB_CON3, IB_CON4, IB_CON5, FLASHCON
数据存储页寄存器:	XPAGE
看门狗定时器寄存器:	RSTSTAT
系统时钟控制寄存器:	CLKCON
中断寄存器:	IEN0, IEN1, IENC, IPH0, IPL0, IPH1, IPL1, EXF0, EXF1
I/O口寄存器:	P0, P1, P2, P3, P0CR, P1CR, P2CR, P3CR, P0PCR, P1PCR, P2PCR, P3PCR, P0OS
Timer寄存器:	TCON, TMOD, TH0, TH1, TL0, TL1, T2CON, T2MOD, TH2, TL2, RCAP2L, RCAP2H, TCON1
EUART寄存器:	SCON, SBUF, SADEN, SADDR, PCON
SPI寄存器:	SPCON, SPSTA, SPDAT
ADC寄存器:	ADCON, ADT, ADCH, ADDL, ADDH
BUZZER寄存器:	BUZCON
PWM寄存器:	PWMEN, PWMLO, PWM0C, PWM0PL, PWM0PH, PWM0DL, PWM0DH, PWM1C, PWM1P, PWM1D, PWM2C, PWM2P, PWM2D, PWM0DT, PWM1DT, PWM2DT



SH79F161A

Table 6.1 C51核SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ACC	E0H	累加器	00000000	ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0
B	F0H	B寄存器	00000000	B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0
AUXC	F1H	C寄存器	00000000	C.7	C.6	C.5	C.4	C.3	C.2	C.1	C.0
PSW	D0H	程序状态字	00000000	CY	AC	F0	RS1	RS0	OV	F1	P
SP	81H	堆栈指针	00000111	SP.7	SP.6	SP.5	SP.4	SP.3	SP.2	SP.1	SP.0
DPL	82H	数据指针低位字节	00000000	DPL0.7	DPL0.6	DPL0.5	DPL0.4	DPL0.3	DPL0.2	DPL0.1	DPL0.0
DPH	83H	数据指针高位字节	00000000	DPH0.7	DPH0.6	DPH0.5	DPH0.4	DPH0.3	DPH0.2	DPH0.1	DPH0.0
DPL1	84H	数据指针1低位字节	00000000	DPL1.7	DPL1.6	DPL1.5	DPL1.4	DPL1.3	DPL1.2	DPL1.1	DPL1.0
DPH1	85H	数据指针1高位字节	00000000	DPH1.7	DPH1.6	DPH1.5	DPH1.4	DPH1.3	DPH1.2	DPH1.1	DPH1.0
INSCON	86H	数据指针选择	----00-0	-	-	-	-	DIV	MUL	-	DPS

Table 6.2 电源时钟控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	87H	电源控制	00--0000	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
SUSLO	8EH	电源控制保护字	00000000	SUSLO.7	SUSLO.6	SUSLO.5	SUSLO.4	SUSLO.3	SUSLO.2	SUSLO.1	SUSLO.0

Table 6.3 Flash控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_OFF SET	FBH	可编程flash低位字节偏移	00000000	IB_OFF SET.7	IB_OFF SET.6	IB_OFF SET.5	IB_OFF SET.4	IB_OFF SET.3	IB_OFF SET.2	IB_OFF SET.1	IB_OFF SET.0
IB_DATA	FCH	可编程flash数据寄存器	00000000	IB_DATA.7	IB_DATA.6	IB_DATA.5	IB_DATA.4	IB_DATA.3	IB_DATA.2	IB_DATA.1	IB_DATA.0
IB_CON1	F2H	flash控制寄存器1	00000000	IB_CON1.7	IB_CON1.6	IB_CON1.5	IB_CON1.4	IB_CON1.3	IB_CON1.2	IB_CON1.1	IB_CON1.0
IB_CON2	F3H	flash控制寄存器2	----0000	-	-	-	-	IB_CON2.3	IB_CON2.2	IB_CON2.1	IB_CON2.0
IB_CON3	F4H	flash控制寄存器3	----0000	-	-	-	-	IB_CON3.3	IB_CON3.2	IB_CON3.1	IB_CON3.0
IB_CON4	F5H	flash控制寄存器4	----0000	-	-	-	-	IB_CON4.3	IB_CON4.2	IB_CON4.1	IB_CON4.0
IB_CON5	F6H	flash控制寄存器5	----0000	-	-	-	-	IB_CON5.3	IB_CON5.2	IB_CON5.1	IB_CON5.0
XPAGE	F7H	flash页寄存器	00000000	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
FLASHCON	A7H	指令访问控制寄存器	-----0	-	-	-	-	-	-	-	FAC



SH79F161A

Table 6.4 WDT SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RSTSTAT	B1H	看门狗定时器控制寄存器	*-***000	WDOF	-	PORF	LVRF	CLRF	WDT.2	WDT.1	WDT.0

注意：*表示不同情况的复位决定RSTSTAT寄存器中的复位值，详见WDT章节

Table 6.5 时钟控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	B2H	系统时钟选择	-00-----	-	CLKS1	CLKS0	-	-	-	-	-

Table 6.6 中断SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN0	A8H	中断允许控制0	00000000	EA	EADC	ET2	ES	ET1	EX1	ET0	EX0
IEN1	A9H	中断允许控制1	--0-0000	-	-	EPWM	-	EX4	EX3	EX2	ESPI
IENC	BAH	外部中断4通道允许控制	00000000	EXS47	EXS46	EXS45	EXS44	EXS43	EXS42	EXS41	EXS40
IPH0	B4H	中断优先权控制低位0	-0000000	-	PADCH	PT2H	PSH	PT1H	PX1H	PT0H	PX0H
IPL0	B8H	中断优先权控制高位0	-0000000	-	PADCL	PT2L	PSL	PT1L	PX1L	PT0L	PX0L
IPH1	B5H	中断优先权控制低位1	--0-0000	-	-	PPWMH	-	PX4H	PX3H	PX2H	PSPIH
IPL1	B9H	中断优先权控制高位1	--0-0000	-	-	PPWML	-	PX4L	PX3L	PX2L	PSPIL
EXF0	E8H	外部中断寄存器0	00000000	IT4.1	IT4.0	IT3.1	IT3.0	IT2.1	IT2.0	IE3	IE2
EXF1	D8H	外部中断寄存器1	00000000	IF47	IF46	IF45	IF44	IF43	IF42	IF41	IF40



SH79F161A

Table 6.7 端口 SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0	80H	8位端口0	00000000	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
P1	90H	8位端口1	00000000	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
P2	A0H	8位端口2	00000000	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
P3	B0H	6位端口3	--000000	-	-	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0
P0CR	E1H	端口0输入/输出方向控制	00000000	P0CR.7	P0CR.6	P0CR.5	P0CR.4	P0CR.3	P0CR.2	P0CR.1	P0CR.0
P1CR	E2H	端口1输入/输出方向控制	00000000	P1CR.7	P1CR.6	P1CR.5	P1CR.4	P1CR.3	P1CR.2	P1CR.1	P1CR.0
P2CR	E3H	端口2输入/输出方向控制	00000000	P2CR.7	P2CR.6	P2CR.5	P2CR.4	P2CR.3	P2CR.2	P2CR.1	P2CR.0
P3CR	E4H	端口3输入/输出方向控制	--000000	-	-	P3CR.5	P3CR.4	P3CR.3	P3CR.2	P3CR.1	P3CR.0
P0PCR	E9H	端口0内部上拉允许	00000000	P0PCR.7	P0PCR.6	P0PCR.5	P0PCR.4	P0PCR.3	P0PCR.2	P0PCR.1	P0PCR.0
P1PCR	EAH	端口1内部上拉允许	00000000	P1PCR.7	P1PCR.6	P1PCR.5	P1PCR.4	P1PCR.3	P1PCR.2	P1PCR.1	P1PCR.0
P2PCR	EBH	端口2内部上拉允许	00000000	P2PCR.7	P2PCR.6	P2PCR.5	P2PCR.4	P2PCR.3	P2PCR.2	P2PCR.1	P2PCR.0
P3PCR	ECH	端口3内部上拉允许	--000000	-	-	P3PCR.5	P3PCR.4	P3PCR.3	P3PCR.2	P3PCR.1	P3PCR.0
P0OS	EFH	输出模式选择	--0000--	-	-	P05OS	P04OS	P03OS	P02OS	-	-



SH79F161A

Table 6.8 定时器SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TCON	88H	定时器/计数器0和1控制寄存器	00000000	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
TMOD	89H	定时器/计数器0和1模式寄存器	00000000	GATE1	$\overline{C/T1}$	M11	M10	GATE0	$\overline{C/T0}$	M01	M00
TL0	8AH	定时器/计数器0低位字节	00000000	TL0.7	TL0.6	TL0.5	TL0.4	TL0.3	TL0.2	TL0.1	TL0.0
TH0	8CH	定时器/计数器0高位字节	00000000	TH0.7	TH0.6	TH0.5	TH0.4	TH0.3	TH0.2	TH0.1	TH0.0
TL1	8BH	定时器/计数器1低位字节	00000000	TL1.7	TL1.6	TL1.5	TL1.4	TL1.3	TL1.2	TL1.1	TL1.0
TH1	8DH	定时器/计数器1高位字节	00000000	TH1.7	TH1.6	TH1.5	TH1.4	TH1.3	TH1.2	TH1.1	TH1.0
T2CON	C8H	定时器/计数器2控制寄存器	00000000	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	$\overline{C/T2}$	CP/RL2
T2MOD	C9H	定时器/计数器2模式寄存器	0----00	TCLKP2	-	-	-	-	-	T2OE	DCEN
RCAP2L	CAH	定时器/计数器2重载/截获低位字节	00000000	RCAP2L.7	RCAP2L.6	RCAP2L.5	RCAP2L.4	RCAP2L.3	RCAP2L.2	RCAP2L.1	RCAP2L.0
RCAP2H	CBH	定时器/计数器2重载/截获高位字节	00000000	RCAP2H.7	RCAP2H.6	RCAP2H.5	RCAP2H.4	RCAP2H.3	RCAP2H.2	RCAP2H.1	RCAP2H.0
TL2	CCH	定时器/计数器2低位字节	00000000	TL2.7	TL2.6	TL2.5	TL2.4	TL2.3	TL2.2	TL2.1	TL2.0
TH2	CDH	定时器/计数器2高位字节	00000000	TH2.7	TH2.6	TH2.5	TH2.4	TH2.3	TH2.2	TH2.1	TH2.0
TCON1	CEH	定时器0/1比较功能允许	----0000	-	-	-	-	TCLKP1	TCLKP0	TC1	TC0

Table 6.9 EUART SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON	98H	串行控制	00000000	SM0/FE	SM1/RXOV	SM2/TXCOL	REN	TB8	RB8	TI	RI
SBUF	99H	串行数据缓冲器	00000000	SBUF.7	SBUF.6	SBUF.5	SBUF.4	SBUF.3	SBUF.2	SBUF.1	SBUF.0
SADEN	9BH	从属地址掩码	00000000	SADEN.7	SADEN.6	SADEN.5	SADEN.4	SADEN.3	SADEN.2	SADEN.1	SADEN.0
SADDR	9AH	从属地址	00000000	SADDR.7	SADDR.6	SADDR.5	SADDR.4	SADDR.3	SADDR.2	SADDR.1	SADDR.0
PCON	87H	电源和串行控制	00--0000	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL



SH79F161A

Table 6.10 SPI SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPCON	A2H	SPI控制寄存器	00000000	DIR	MSTR	CPHA	CPOL	SSDIS	SPR2	SPR1	SPR0
SPSTA	F8H	SPI状态寄存器	00000---	SPEN	SPIF	MODF	WCOL	RXOV	-	-	-
SPDAT	A3H	SPI数据寄存器	00000000	SPD.7	SPD.6	SPD.5	SPD.4	SPD.3	SPD.2	SPD.1	SPD.0

Table 6.11 ADC SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON	93H	ADC控制	000-0000	ADON	ADCIF	EC	-	SCH2	SCH1	SCH0	GO/ DONE
ADT	94H	ADC时间配置	000-0000	TADC2	TADC1	TADC0	-	TS3	TS2	TS1	TS0
ADCH	95H	ADC通道配置	00000000	CH7	CH6	CH5	CH4	CH3	CH2	CH1	CH0
ADDL	96H	ADC数据低位字节	-----00	-	-	-	-	-	-	A1	A0
ADDH	97H	ADC数据高位字节	00000000	A9	A8	A7	A6	A5	A4	A3	A2

Table 6.12 Buzzer SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
BUZCON	BDH	蜂鸣器输出控制	---00000	-	-	-	BCA3	BCA2	BCA1	BCA0	BZEN



SH79F161A

Table 6.13 PWM SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWMEN	0CFH	PWM定时器允许	-0000000	-	EFLT	EPWM21	EPWM11	EPWM01	EPWM2	EPWM1	EPWM0
PWMLO	0E7H	PWM锁定	00000000	PWMLO.7	PWMLO.6	PWMLO.5	PWMLO.4	PWMLO.3	PWMLO.2	PWMLO.1	PWMLO.0
PWM0C	0D2H	12位PWM控制	00-00000	PWM0IE	PWM0IF	-	FLTS	FLTC	PWM0S	TnCLK01	TnCLK00
PWM0PL	0D3H	12位PWM周期控制低位	00000000	PP0.7	PP0.6	PP0.5	PP.4	PP0.3	PP0.2	PP0.1	PP0.0
PWM0PH	0D4H	12位PWM周期控制高位	----0000	-	-	-	-	PP0.11	PP0.10	PP0.9	PP0.8
PWM0DL	0D5H	12位PWM占空比控制低位	00000000	PD0.7	PD0.6	PD0.5	PD0.4	PD0.3	PD0.2	PD0.1	PD0.0
PWM0DH	0D6H	12位PWM占空比控制高位	----0000	-	-	-	-	PD0.11	PD0.10	PD0.9	PD0.8
PWM1C	0D9H	8位PWM1控制寄存器	00---000	PWM1IE	PWM1IF	-	-	-	PWM1S	TnCLK11	TnCLK10
PWM1P	0DAH	8位PWM1周期控制	00000000	PP1.7	PP1.6	PP1.5	PP1.4	PP1.3	PP1.2	PP1.1	PP1.0
PWM1D	0DBH	8位PWM1占空比控制	00000000	PD1.7	PD1.6	PD1.5	PD1.4	PD1.3	PD1.2	PD1.1	PD1.0
PWM2C	0DDH	8位PWM2控制寄存器	00---000	PWM2IE	PWM2IF	-	-	-	PWM2S	TnCLK21	TnCLK20
PWM2P	0DEH	8位PWM2周期控制	00000000	PP2.7	PP2.6	PP2.5	PP2.4	PP2.3	PP2.2	PP2.1	PP2.0
PWM2D	0DFH	8位PWM2占空比控制	00000000	PD2.7	PD2.6	PD2.5	PD2.4	PD2.3	PD2.2	PD2.1	PD2.0
PWM0DT	0D1H	PWM01死区时间控制	00000000	DT0.7	DT0.6	DT0.5	DT0.4	DT0.3	DT0.2	DT0.1	DT0.0
PWM1DT	0D7H	PWM11死区时间控制	00000000	DT1.7	DT1.6	DT1.5	DT1.4	DT1.3	DT1.2	DT1.1	DT1.0
PWM2DT	0DCH	PWM21死区时间控制	00000000	DT2.7	DT2.6	DT2.5	DT2.4	DT2.3	DT2.2	DT2.1	DT2.0

注意： - :保留位。



SFR映像图

	可位寻址	不可位寻址							
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	
F8H	SPSTA			IB_OFFSET	IB_DATA				FFH
F0H	B	AUXC	IB_CON1	IB_CON2	IB_CON3	IB_CON4	IB_CON5	XPAGE	F7H
E8H	EXF0	P0PCR	P1PCR	P2PCR	P3PCR			P0OS	EFH
E0H	ACC	P0CR	P1CR	P2CR	P3CR			PWMLO	E7H
D8H	EXF1	PWM1C	PWM1P	PWM1D	PWM2DT	PWM2C	PWM2P	PWM2D	DFH
D0H	PSW	PWM0DT	PWM0C	PWM0PL	PWM0PH	PWM0DL	PWM0DH	PWM1DT	D7H
C8H	T2CON	T2MOD	RCAP2L	RCAP2H	TL2	TH2	TCON1	PWMEN	CFH
C0H									C7H
B8H	IPL0	IPL1	IENC			BUZCON			BFH
B0H	P3	RSTSTAT	CLKCON		IPH0	IPH1			B7H
A8H	IEN0	IEN1							AFH
A0H	P2		SPCON	SPDAT				FLASHCON	A7H
98H	SCON	SBUF	SADDR	SADEN					9FH
90H	P1			ADCON	ADT	ADCH	ADDL	ADDH	97H
88H	TCON	TMOD	TL0	TL1	TH0	TH1	SUSLO		8FH
80H	P0	SP	DPL	DPH	DPL1	DPH1	INSCON	PCON	87H
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	

注意：未使用的SFR地址禁止读写。



7. 标准功能

7.1 CPU

7.1.1 CPU内核特殊功能寄存器

特性

- CPU内核寄存器：ACC, B, PSW, SP, DPL, DPH

累加器

累加器ACC是一个常用的专用寄存器，指令系统中采用A作为累加器的助记符。

B寄存器

在乘法指令中，会用到B寄存器。在其它指令中，B寄存器可作为暂存器来使用。

栈指针（SP）

栈指针SP是一个8位专用寄存器，在执行PUSH、各种子程序调用、中断响应等指令时，SP先加1，再将数据压栈；执行POP、RET、RETI等指令时，数据退出堆栈后SP再减1。堆栈栈顶可以是片上内部RAM（00H-FFH）的任意地址，系统复位后，SP初始化为07H，使得堆栈事实上由08H地址开始。

程序状态字（PSW）寄存器

程序状态字（PSW）寄存器包含了程序状态信息。

Table 7.1 PSW寄存器

D0H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PSW	C	AC	F0	RS1	RS0	OV	F1	P
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	C	进位标志位 0: 算术或逻辑运算中，没有进位或借位发生 1: 算术或逻辑运算中，有进位或借位发生
6	AC	辅助进位标志位 0: 算数逻辑运算中，没有辅助进位或借位发生 1: 算数逻辑运算中，有辅助进位或借位发生
5	F0	F0标志位 用户自定义标志位
4-3	RS[1:0]	R0-R7寄存器页选择位 00: 页0 (映射到00H-07H) 01: 页1 (映射到08H-0FH) 10: 页2 (映射到10H-17H) 11: 页3 (映射到18H-1FH)
2	OV	溢出标志位 0: 没有溢出发生 1: 有溢出发生
1	F1	F1标志位 用户自定义标志位
0	P	奇偶校验位 0: 累加器A中值为1的位数为偶数 1: 累加器A中值为1的位数为奇数

数据指针（DPTR）

数据指针DPTR是一个16位专用寄存器，其高位字节寄存器用DPH表示，低位字节寄存器用DPL表示。它们既可以作为一个16位寄存器DPTR来处理，也可以作为2个独立的8位寄存器DPH和DPL来处理。



7.1.2 CPU增强内核特殊功能寄存器

- 扩展的'MUL'和'DIV'指令：16位*8位，16位/8位
- 双数据指针
- CPU增强内核寄存器：AUXC，DPL1，DPH1，INSCON

SH79F161A扩展了'MUL'和'DIV'的指令，使用一个新寄存器-AUXC寄存器保存运算数据的高8位，以实现16位运算。在16位乘法指令中，会用到AUXC寄存器。在其它指令中，AUXC寄存器可作为暂存器来使用。

CPU在复位后进入标准模式，'MUL'和'DIV'的指令操作和标准8051指令操作一致。当INSCON寄存器的相应位置1后，'MUL'和'DIV'指令的16位操作功能被打开。

	操作		结果		
			A	B	AUXC
MUL	INSCON.2 = 0; 8位模式	(A)*(B)	低位字节	高位字节	---
	INSCON.2 = 1; 16位模式	(AUXC A)*(B)	低位字节	中位字节	高位字节
DIV	INSCON.3 = 0; 8位模式	(A)/(B)	商低位字节	余数	---
	INSCON.3 = 1; 16位模式	(AUXC A)/(B)	商低位字节	余数	商高位字节

双数据指针

使用双数据指针能加速数据存储移动。标准数据指针被命名为DPTR而新型数据指针命名为DPTR1。

数据指针DPTR1与DPTR类似，是一个16位专用寄存器，其高位字节寄存器用DPH1表示，低位字节寄存器用DPL1表示。它们既可以作为一个16位寄存器DPTR1来处理，也可以作为2个独立的8位寄存器DPH1和DPL1来处理。

通过对INSCON寄存器中的DPS位置1或清0选择两个数据指针中的一个。所有读取或操作DPTR的相关指令将会选择最近一次选择的数据指针。

寄存器

Table 7.2 数据指针选择寄存器

86H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
INSCON	-	-	-	-	DIV	MUL	-	DPS
读/写	-	-	-	-	读/写	读/写	-	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	-	0

位编号	位符号	说明
3	DIV	16位/8位除法选择位 0: 8位除法 1: 16位除法
2	MUL	16位/8位乘法选择位 0: 8位乘法 1: 16位乘法
0	DPS	数据指针选择位 0: 数据指针 1: 数据指针1



7.2 RAM

为了提高系统数据变量的处理能力，支持高级语言，SH79F161A提供了额外的RAM空间。


SH79F161A除内部RAM 256字节外，还扩展了外部512字节的RAM，分为以下四个独立的空间：

- 低位128字节的RAM (地址从00H到7FH) 可直接或间接寻址。
- 高位128字节的RAM (地址从80H到FFH) 只能间接寻址。
- 特殊功能寄存器 (SFR，地址从80H到FFH) 只能直接寻址。
- 外部RAM可通过MOVX指令间接访问。

高位128字节的RAM占用的地址空间和SFR相同，但在物理上与SFR的空间是分离的。当一个指令访问高于地址7FH的内部位置时，CPU可以根据访问的指令类型来区分是访问高位128字节数据RAM还是访问SFR。

注意：未使用的SFR地址禁止读写。

内部和外部RAM配置如下：



SH79F161A支持传统的访问外部RAM方法。可以使用MOVXA, @Ri或MOVX@Ri, A；来访问外部低256字节RAM；使用MOVX A, @DPTR或MOVX@DPTR, A来访问外部512字节RAM。

用户也能用XPAGE寄存器来访问外部RAM，仅用MOVX A, @Ri或MOVX@Ri, A指令即可。用户能用XPAGE来表示高于256字节的RAM地址。

在Flash SSP模式下，XPAGE也能用作分段选择器（详见SSP部分）。

Table 7.3 数据存储页寄存器（XPAGE）

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0


位编号	位符号	说明
7-0	XPAGE[7:0]	RAM页选择器



7.3 Flash程序存储器

7.3.1 特性

- Flash 存储器包括 16 X 1KB 区块，总共 16KB
- 2K 类 EEPROM
- 在工作电压范围内都能进行编程和擦除操作
- 在线编程（ICP）操作支持写入、读取和擦除操作
- 扇区自编程（SSP）操作支持扇区擦除和编程
- 程序存储区编程/擦除次数：至少 10, 000 次
- 类 EEPROM 块区编程/擦除次数：至少 100, 000 次
- 数据保存年限：至少 10 年
- 低功耗



SH79F161A为存储程序代码内置16K可编程Flash程序存储区（Program Memory Block），支持在线编程（ICP）和扇区自编程（SSP）对Flash存储器操作。

SH79F161A还内置2048字节的类EEPROM存储区用于存放用户数据。

Flash操作定义：

在线编程（ICP）操作：通过Flash编程器对Flash存储器进行擦、读、写操作。

扇区自编程（SSP）操作：用户程序代码运行在Program Memory中，对Flash存储器进行擦、读、写操作。

**Flash存储器支持以下操作：****(1) 代码保护控制模式编程**

SH79F161A的代码保护功能为用户代码提供了高性能的安全措施。每个分区有两种模式可用。

代码保护模式0：允许/禁止任何编程器的写入/读取操作（不包括整体擦除）。

代码保护模式1：允许/禁止在其他扇区中通过MOV_C指令进行读取操作，或通过SSP模式进行擦除/写入操作。

用户必须使用下列方式才能完成代码保护控制模式的设定：

Flash编程器在ICP模式设置相应的保护位，以进入所需的保护模式。

SSP模式不支持代码保护控制模式编程。

(2) 整体擦除

无论代码保护控制模式的状态如何，整体擦除操作都将会擦除所有程序，代码选项和代码保护位，但是不会擦除类EEPROM存储区。

用户必须使用下列方式才能完成整体擦除：

Flash编程器在ICP模式发出整体擦除指令，进行整体擦除。

SSP模式不支持整体擦除。

(3) 扇区擦除

扇区擦除操作将会擦除所选扇区中内容。用户程式（SSP）和Flash编程器都能执行该操作。

若需用户程式执行该操作，必须禁止所选扇区的代码保护控制模式1。

若需Flash编程器执行该操作，必须禁止所选扇区的代码保护控制模式0。

用户必须使用下列2种方式之一才能完成扇区擦除：

1. Flash编程器在ICP模式发出扇区擦除指令，进行扇区擦除。

2. 通过SSP功能发出扇区擦除指令，进行扇区擦除（详见**扇区自编程**章节）。

(4) 类EEPROM存储区擦除

类EEPROM存储区擦除操作将会擦除类EEPROM存储区中的内容。用户程式（SSP）和Flash编程器都能执行该操作。

用户必须使用下列2种方式之一才能完成类EEPROM存储区擦除：

1. Flash编程器在ICP模式发出类EEPROM存储区擦除指令，进行类EEPROM存储区擦除。

2. 通过SSP功能发出类EEPROM存储区擦除指令，进行类EEPROM存储区擦除（详见在**扇区自编程**章节）。

(5) 写/读代码

读/写代码操作可以将代码从Flash存储器中读出或写入。用户程式（SSP）和Flash编程器都能执行该操作。

若需用户程式执行该操作，必须禁止所选扇区的代码保护控制模式1。不管安全位设置与否，用户程序都能读/写程式自身所在扇区。

若需编程器执行该操作，必须禁止所选扇区的代码保护控制模式0。

用户必须使用下列2种方式之一才能完成写/读代码：

1. Flash编程器在ICP模式发出写/读代码指令，进行写/读代码。

2. 通过SSP功能发出写/读代码指令，进行写/读代码。

(6) 写/读类EEPROM存储区

读/写类EEPROM存储区操作可以将数据从类EEPROM存储区中读出或写入。用户程式（SSP）和Flash编程器都能执行该操作。

用户必须使用下列2种方式之一才能完成写/读类EEPROM存储区：

1. Flash编程器在ICP模式发出写/读类EEPROM存储区指令，进行写/读类EEPROM存储区。

2. 通过SSP功能发出写/读类EEPROM存储区指令，进行写/读类EEPROM存储区。

Flash存储器操作汇总

操作	SSP	ICP
代码保护	不支持	支持
扇区擦除	支持（无安全位）	支持（无安全位）
整体擦除	不支持	支持
类EEPROM存储区擦除	支持	支持
写/读代码	支持（无安全位）	支持（无安全位）
写/读类EEPROM存储区	支持	支持




7.3.2 ICP模式下的Flash操作

ICP模式通过Flash编程器对MCU进行编程，可以在MCU焊在用户板上以后编程。ICP模式下，用户系统必须关机后Flash编程器才能通过ICP编程接口刷新Flash存储器。ICP编程接口包括6个引脚（V_{DD}，GND，TCK，TDI，TMS，TDO）。

编程器使用4个JTAG引脚（TDO，TDI，TCK，TMS）进入编程模式。只有将特定波形输入4个引脚后，CPU才能进入编程模式。如需详细说明请参考**Flash编程器用户指南**。

在ICP模式中，通过6线接口编程器能完成所有Flash操作。因为编程信号非常敏感，所以使用编程器编程时用户需要先用6个跳线将芯片的编程引脚（V_{DD}，GND，TCK，TDI，TMS，TDO）从应用电路中分离出来，如下图所示。



当采用ICP模式进行操作时，建议按照如下步骤进行操作：

- (1) 在开始编程前断开跳线（jumper），从应用电路中分离编程引脚；
- (2) 将芯片编程引脚连接至 Flash 编程器编程接口，开始编程；
- (3) 编程结束后断开 Flash 编程器接口，连接跳线恢复应用电路。



7.4 扇区自编程（SSP）功能

SH79F161A支持SSP操作。如果所选扇区未被加密，利用SSP操作，用户代码可以对程序存储区进行擦除、编程操作。一旦某扇区或类EEPROM块区被编程，则在该扇区或块区被擦除之前不能被再次编程。

SH79F161A内建一个复杂控制流程以避免误入SSP操作导致代码被修改。为执行SSP操作，IB_CON2-5设置必须满足特定条件。

7.4.1 寄存器

Table 7.4 编程用地址选择寄存器

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

Flash程序存储区，一个扇区为1024字节，该寄存器定义如下：

位编号	位符号	说明
7-2	XPAGE[7:2]	被编程的存储单元扇区号，000000代表扇区0，以此类推
1-0	XPAGE[1:0]	被编程的存储单元高2位地址

对类EEPROM存储区，一个扇区为256字节，该寄存器定义如下：

位编号	位符号	说明
7-3	XPAGE[7:3]	保留位
2-0	XPAGE[2:0]	被编程的存储单元扇区号；000代表扇区0，以此类推

注意：

对于程序存储区，一个扇区为1024字节；

对于类EEPROM存储区，一个扇区为256字节。

Table 7.5 编程地址偏移寄存器

FBH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_OFFSET	IB_OFF SET.7	IB_OFF SET.6	IB_OFF SET.5	IB_OFF SET.4	IB_OFF SET.3	IB_OFF SET.2	IB_OFF SET.1	IB_OFF SET.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

对Flash程序存储区，一个扇区为1024字节，该寄存器定义如下：

位编号	位符号	说明
7-0	IB_OFFSET[7:0]	被编程的存储单元低8位地址

对类EEPROM存储区，一个扇区为256字节，该寄存器定义如下：

位编号	位符号	说明
7-0	IB_OFFSET[7:0]	被编程的存储单元地址



Table 7.6 编程用数据寄存器

FCH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_DATA	IB_DATA.7	IB_DATA.6	IB_DATA.5	IB_DATA.4	IB_DATA.3	IB_DATA.2	IB_DATA.1	IB_DATA.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IB_DATA[7:0]	待编程数据

Table 7.7 SSP操作类型选择寄存器

F2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON1	IB_CON1.7	IB_CON1.6	IB_CON1.5	IB_CON1.4	IB_CON1.3	IB_CON1.2	IB_CON1.1	IB_CON1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IB_CON1[7:0]	SSP操作类型选择 E6H: 扇区擦除 (擦除时间 < 3ms) 6EH: 编程存储单元 (编程时间 < 30us)

Table 7.8 SSP流程控制寄存器1

F3H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON2	-	-	-	-	IB_CON2.3	IB_CON2.2	IB_CON2.1	IB_CON2.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON2[3:0]	必须为05H, 否则Flash编程将会终止

Table 7.9 SSP流程控制寄存器2

F4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON3	-	-	-	-	IB_CON3.3	IB_CON3.2	IB_CON3.1	IB_CON3.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON3[3:0]	必须为0AH, 否则Flash编程将会终止



Table 7.10 SSP流程控制寄存器3

F5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON4	-	-	-	-	IB_CON4.3	IB_CON4.2	IB_CON4.1	IB_CON4.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON4[3:0]	必须为09H, 否则Flash编程将会终止

Table 7.11 SSP流程控制寄存器4

F6H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON5	-	-	-	-	IB_CON5.3	IB_CON5.2	IB_CON5.1	IB_CON5.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON5[3:0]	必须为06H, 否则Flash编程将会终止

Table 7.12 指令访问控制寄存器

A7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
FLASHCON	-	-	-	-	-	-	-	FAC
读/写	-	-	-	-	-	-	-	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	-	0

位编号	位符号	说明
0	FAC	执行区域选择位 0: MOV指令或SSP操作执行区在程序存储区 1: MOV指令或SSP操作执行区在类EEPROM块区



```

graph TD
    S0((S0)) -- "Set IB_OFFSET  
Set XPAGE  
Set IB_DATA  
Set IB_CON1" --> S0
    S0 -- "IB_CON2[3:0] ≠ 5H" --> S1((S1))
    S1 -- "Set IB_CON2[3:0]=5H" --> S1
    S1 -- "IB_CON2 ≠ 5H" --> S0
    S1 -- "IB_CON3 ≠ AH" --> S2((S2))
    S2 -- "Set IB_CON3=AH" --> S2
    S2 -- "IB_CON3 ≠ AH" --> S1
    S2 -- "Set IB_CON4=9H" --> S3((S3))
    S3 -- "IB_CON4 ≠ 9H" --> S2
    S3 -- "Set IB_CON5=6H" --> S3
    S3 -- "IB_CON2 ≠ 5H" --> S0
    S3 --> S4((S4))
    S4 -- "Set IB_CON5=6H" --> S4
    S4 --> Programming[Programming]
    Programming --> SE[Sector Erase]
    SE --> RIBCON5[Reset IB_CON5-1]
    RIBCON5 --> S0

```



7.4.3 SSP编程注意事项

为确保顺利完成SSP编程，用户软件应该遵循以下步骤设置：

(1) 用于代码/数据编程：

1. 关闭中断；
2. 如果待编程地址在类EEPROM区块，将FAC位（FLASHCON.0）置1；如果待编程地址在程序存储区，将FAC位清0；
3. 按相应的待编程扇区号或区块号设置XPAGE、IB_OFFSET；
4. 按编程需要，设置IB_DATA；
5. 按照顺序设置IB_CON1 - 5；
6. 添加4个NOP指令；
7. 开始编程，CPU将进入IDLE模式；编程完成后自动退出IDLE模式；
8. 如需需要继续写入数据，跳转至第3步；
9. XPAGE寄存器和FAC位（FLASHCON.0）清0；恢复中断设置。

(2) 用于扇区擦除：

1. 关闭中断；
2. 如果待编程地址在类EEPROM区块，将FAC位（FLASHCON.0）置1；如果待编程地址在程序存储区，将FAC位清0；
3. 按相应的扇区或区块设置XPAGE；
4. 按照顺序设置IB_CON1 - 5；
5. 添加4个NOP指令；
6. 开始擦除，CPU将进入IDLE模式；烧写完成后自动退出IDLE模式；
7. 如果如果需要继续擦除扇区或区块，跳转至第3步；
8. XPAGE寄存器和FAC位（FLASHCON.0）清0；恢复中断设置。

(3) 读取：

使用“MOVC A, @A+DPTR” or “MOVC A, @A+PC”指令。

注意，如果需要读取程序存储区，则将FAC位（FLASHCON.0）清0；如果需要读取类EEPROM区块，则需要将FAC位（FLASHCON.0）置1。

7.4.4 可读识别码

SH79F161A每颗芯片在出厂后，都固化一个8位的可读识别码，它的值为0-255的随机值，它是无法擦除的。它可以由程序或编程工具读出。

读识别码时，首先，设FAC位为1，然后给DPTR赋值“0A7FH”，将A清0，再使用“MOVC A, @A+DPTR”来读取。

注意：读完识别码后必须将FAC清0，否则会影响用户程式读程式ROM的指令执行。



7.5 系统时钟和振荡器

7.5.1 特性

- 支持3种振荡器类型：晶体谐振器、陶瓷谐振器和内部RC振荡器
- 内建12.3MHz RC振荡器
- 内建系统时钟分频器

7.5.2 时钟定义

SH79F161A几个内部时钟定义如下：

OSCCLK: 从3个可选振荡器类型中（从XTAL1输入的陶瓷谐振器，晶体谐振器和内部12.3MHz RC振荡器）选中的那个振荡器的时钟。 f_{OSC} 定义为OSCCLK的频率。 t_{OSC} 定义为OSCCLK的周期。

WDTCLK: 内部的32kHz看门狗RC振荡器时钟。 f_{WDT} 定义为WDTCLK的频率。 t_{WDT} 定义为WDTCLK的周期。

SYSCLK: 系统时钟，系统频率分频器的输出时钟。这个时钟为CPU指令周期的时钟。 f_{SYS} 定义为SYSCLK的频率。 t_{SYS} 定义为SYSCLK的周期。

SH79F161A 支持三种振荡器类型：晶体谐振器，陶瓷谐振器和内建 RC 振荡器，通过代码选项选择何种振荡器为系统提供时钟。振荡器产生的基本时钟脉冲作为系统时钟提供给 CPU 和片上外围模块。

Table 7.13 系统时钟控制寄存器


B2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	-	CLKS1	CLKS0	-	-	-	-	-
读/写	-	读/写	读/写	-	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	-	0	0	-	-	-	-	-

位编号	位符号	说明
6-5	CLKS[1:0]	系统时钟频率分频器 00: $f_{SYS} = f_{OSC}$ 01: $f_{SYS} = f_{OSC}/2$ 10: $f_{SYS} = f_{OSC}/4$ 11: $f_{SYS} = f_{OSC}/12$




7.5.3 振荡器类型


(1) 晶体谐振器: 400kHz - 16MHz*



(2) 陶瓷谐振器: 400kHz - 16MHz*



(3) 内建RC振荡器: 12.3MHz



*: 如果环境湿度较大, 使用高频振荡器时, 建议外加510K反馈电阻。

7.5.4 谐振器负载电容选择

陶瓷谐振器		
频率	C1	C2
4MHz	15pF	15pF
8MHz	-	-
16MHz	-	-

晶体谐振器		
频率	C1	C2
4MHz	8-15pF	8-15pF
8MHz	8-15pF	8-15pF
16MHz	8-15pF	8-15pF

- 已经内建有负载电容。

注意:

(1) 表中负载电容为设计参考数据!

(2) 以上电容值已通过谐振器基本的起振和运行测试, 但并非最优值。

(3) 请注意印制板上的杂散电容, 用户应在超过应用电压和温度的条件下测试谐振器的性能。

在应用陶瓷谐振器和晶体谐振器之前, 用户需向谐振器生产厂索取相关应用参数以获得最佳性能。

请登陆<http://www.sinowealth.com>以取得推荐的谐振器生产厂。



7.6 I/O端口

7.6.1 特性

- 30个双向I/O端口
- I/O端口可与其他功能共用

SH79F161A提供30位可编程双向I/O端口。端口数据在寄存器Px中。端口控制寄存器（PxCRy）控制端口是作为输入或者输出。当端口作为输入时，每个I/O端口带有由PxPCRy控制的内部上拉电阻（x = 0-3, y = 0-7）。

SH79F161A的有些I/O引脚能与选择功能共用。当所有功能都允许时，在CPU中存在优先权以避免功能冲突。（详见端口共用章节）。

7.6.2 寄存器

Table 7.14 端口控制寄存器

E1H - E4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CR (E1H)	P0CR.7	P0CR.6	P0CR.5	P0CR.4	P0CR.3	P0CR.2	P0CR.1	P0CR.0
P1CR (E2H)	P1CR.7	P1CR.6	P1CR.5	P1CR.4	P1CR.3	P1CR.2	P1CR.1	P1CR.0
P2CR (E3H)	P2CR.7	P2CR.6	P2CR.5	P2CR.4	P2CR.3	P2CR.2	P2CR.1	P2CR.0
P3CR (E4H)	-	-	P3CR.5	P3CR.4	P3CR.3	P3CR.2	P3CR.1	P3CR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxCRy x = 0-3, y = 0-7	端口输入/输出控制寄存器 0: 输入模式 1: 输出模式

Table 7.15 端口上拉电阻控制寄存器

E9H - ECH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0PCR (E9H)	P0PCR.7	P0PCR.6	P0PCR.5	P0PCR.4	P0PCR.3	P0PCR.2	P0PCR.1	P0PCR.0
P1PCR (EAH)	P1PCR.7	P1PCR.6	P1PCR.5	P1PCR.4	P1PCR.3	P1PCR.2	P1PCR.1	P1PCR.0
P2PCR (EBH)	P2PCR.7	P2PCR.6	P2PCR.5	P2PCR.4	P2PCR.3	P2PCR.2	P2PCR.1	P2PCR.0
P3PCR (ECH)	-	-	P3PCR.5	P3PCR.4	P3PCR.3	P3PCR.2	P3PCR.1	P3PCR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxPCRy x = 0-3, y = 0-7	输入端口内部上拉电阻控制 0: 内部上拉电阻关闭 1: 内部上拉电阻开启



Table 7.16 端口数据寄存器

80H, 90H, A0H, B0H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0 (80H)	P0.7	P0.6	*P0.5	*P0.4	*P0.3	*P0.2	P0.1	P0.0
P1 (90H)	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
P2 (A0H)	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
P3 (B0H)	-	-	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0


位编号	位符号	说明
7-0	Px.y x = 0-3, y = 0-7	端口数据寄存器

注意：带*端口可以配置为N-通道的开漏I/O，但是此时端口电压不得超过 $V_{DD} + 0.3V$ 。

Table 7.17 端口模式选择寄存器

EFH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0OS	-	-	P05OS	P04OS	P03OS	P02OS	-	-
读/写	-	-	读/写	读/写	读/写	读/写	-	-
复位值 (POR/WDT/LVR/PIN)	-	-	0	0	0	0	-	-

位编号	位符号	说明
5-2	P0xOS x = 2-5	端口0输出模式选择 0: 引脚输出模式为N沟道开漏输出（默认） 1: 引脚输出模式为CMOS挽推输出



端口模块图

注意：

- (1) 输入端口读操作直接读引脚电平。
- (2) 输出端口读操作的输入源有两种，一种是从端口数据寄存器读取，另一种是直接读引脚电平。用读取指令来区分：读-改-写指令是读寄存器，而其它指令读引脚电平。
- (3) 输入/输出端口写操作都是针对端口数据寄存器。



7.6.3 端口共用

30个双向I/O端口也能共用作为第二或第三种特殊功能。共用优先级按照外部最高内部最低的规则：

在**引脚配置图**中引脚最外边标注功能享有最高优先级，最里边标注功能享有最低优先级。这意味着一个引脚已经使用较高优先级功能（如果被允许的话），就不能用作较低优先级功能，即使较低优先级功能被允许。只有较高优先级功能由硬件或软件关闭后，相应的引脚才能用作较低优先级功能。上拉电阻也由相同规则控制。

当允许端口复用为其它功能时，用户可以修改PxCR、PxPCR（x = 0-3），但在复用的其它功能被禁止前，这些操作不会影响端口状态。

当允许端口复用为其它功能时，任何对端口的读写操作只会影响到数据寄存器的值，端口引脚值保持不变，直到复用的其它功能关闭。

P0口：

- INT3-2（P0.1-P0.0）：外部中断3/2输入引脚
- AN3-AN0（P0.5-P0.2）：ADC模拟输入通道3-通道0
- T1（P0.6）：Timer1外部输入引脚
- INT1（P0.7）：外部中断1输入引脚
- PWM21（P0.7）：PWM21输出引脚

Table 7.18 Port0共用列表

引脚编号			优先级	功能	允许位
LQFP32	QFP44	LQFP44			
27	38	38	1	INT2	IEN1寄存器的EX2位置1, 并且Port0.0置为输入模式（上拉由软件设置）
			2	P0.0	始终作为I/O
26	37	37	1	INT3	IEN1寄存器的EX3位置1, 并且Port0.1置为输入模式（上拉由软件设置）
			2	P0.1	始终作为I/O
25	36	36	1	AN0	ADCH寄存器的CH0位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 000
			2	P0.2	ADCH寄存器的CH0位清0
24	35	35	1	AN1	ADCH寄存器的CH1位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 001
			2	P0.3	ADCH寄存器的CH1位清0
23	34	34	1	AN2	ADCH寄存器的CH2位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 010
			2	P0.4	ADCH寄存器的CH2位清0
22	33	33	1	AN3	ADCH寄存器的CH3位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 011
			2	P0.5	ADCH寄存器的CH3位清0
21	29	29	1	T1	TCON寄存器的TR1位和TMOD寄存器中的C/T1位都置1（自动上拉）
			2	P0.6	无上述情况
20	31	31	1	PWM21	PWMEN寄存器的EPWM21位置1
			2	INT1	IEN0寄存器的EX1位置1, 并且Port0.7置为输入模式（上拉由软件设置）
			3	P0.7	PWMEN寄存器的EPWM21位清0

注意：当P0xOS = 0时，引脚27-30配置为开漏极端口。



P1口:

- AN7-4 (P1.5-P1.2): ADC模拟输入通道7-通道4
- $\overline{\text{RST}}$ (P1.7): 系统复位引脚
- INT40-INT44, INT47 (P1.5-P1.1, P1.0): 外部中断输入
- T0 (P1.6): Timer0外部输入

Table 7.19 Port1共用列表

引脚编号			优先级	功能	允许位
LQFP32	QFP44	LQFP44			
28	39	39	1	INT47	IEN1寄存器的EX4位和IENC寄存器的EXS47位都置1, 并且Port1.0置为输入模式 (上拉由软件设置)
			2	P1.0	始终作为I/O
29	40	40	1	INT44	IEN1寄存器的EX4位和IENC寄存器的EXS44位都置1, 并且Port1.1置为输入模式 (上拉由软件设置)
			2	P1.1	始终作为I/O
30	41	41	1	INT43	IEN1寄存器的EX4位和IENC寄存器的EXS43位都置1, 并且Port1.2置为输入模式 (上拉由软件设置)
			2	AN4	ADCH寄存器的CH4位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 100
			3	P1.2	ADCH寄存器的CH4位清0
31	42	42	1	INT42	IEN1寄存器的EX4位和IENC寄存器的EXS42位都置1, 并且Port1.3置为输入模式 (上拉由软件设置)
			2	AN5	ADCH寄存器的CH5位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 101
			3	P1.3	ADCH寄存器的CH5位清0
32	43	43	1	INT41	IEN1寄存器的EX4位和IENC寄存器的EXS41位都置1, 并且Port1.4置为输入模式 (上拉由软件设置)
			2	AN6	ADCH寄存器的CH6位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 110
			3	P1.4	ADCH寄存器的CH6位清0
1	44	44	1	INT40	IEN1寄存器的EX4位和IENC寄存器的EXS40位都置1, 并且Port1.5置为输入模式 (上拉由软件设置)
			2	AN7	ADCH寄存器的CH7位和ADCON寄存器的ADON位都置1, 并且SCH[2:0] = 111
			3	P1.5	ADCH寄存器的CH7位清0
2	5	5	1	T0	TCON寄存器的TR0位和TMOD寄存器的C/T0位都置1 (自动上拉)
			2	P1.6	无上述情况
3	1	1	-	$\overline{\text{RST}}$	代码选项控制
			-	P1.7	代码选项控制



P2口:

- INT46/45 (P2.7/P2.6): 外部中断输入引脚
- PWM11/01 (P2.7/P2.6): PWM11/01输出引脚
- PWM1/2 (P2.5/P2.3): 8位PWM时钟输出引脚
- PWM0 (P2.4): 12位PWM输出引脚
- TXD/MISO (P2.1): EUART数据输出引脚或SPI的MISO引脚
- RXD/MOSI (P2.2): EUART数据输入引脚或SPI的MOSI引脚
- BZ (P2.0): 蜂鸣器输出引脚
- SCK (P2.0): SPI时钟端口

Table 7.20 Port2共用列表

引脚编号			优先级	功能	允许位
LQFP32	QFP44	LQFP44			
19	24	24	1	PWM11	PWMEN寄存器的EPWM11位置1
			2	INT46	IEN1寄存器的EX4位和IENC寄存器的EXS46位都置1, 并且Port2.7置为输入模式(上拉由软件设置)
			3	P2.7	PWMEN寄存器的EPWM11位清0
18	27	27	1	PWM01	PWMEN寄存器的EPWM01位置1
			2	INT45	IEN1寄存器的EX4位和IENC寄存器的EXS45位都置1, 并且Port2.6置为输入模式(上拉由软件设置)
			3	P2.6	PWMEN寄存器的EPWM01位清0
17	23	23	1	PWM1	PWMEN寄存器的EPWM1位置1
			2	P2.5	PWMEN寄存器的EPWM1位清0
16	22	22	1	PWM0	PWMEN寄存器的EPWM0位置1
			2	P2.4	PWMEN寄存器的EPWM0位清0
15	21	21	1	PWM2	PWMEN寄存器的EPWM2位置1
			2	P2.3	PWMEN寄存器的EPWM2位清0
14	20	20	1	RXD	SCON寄存器的REN位置1(自动上拉)
			2	MOSI	在从属模式下将SPSTA寄存器的SPEN位置1 (当SPEN, CPHA, SSDIS位在从属模式下都置为1时, 自动上拉)
			3	P2.2	SPSTA寄存器的SPEN位和SCON寄存器的REN位都清0
13	19	19	1	TXD	对SBUF寄存器写操作
			2	MISO	将SPSTA寄存器的SPEN位置1 (在主模式下将SPSTA寄存器的SPEN位置1时, 自动上拉)
			3	P2.1	无上述情况
12	18	18	1	BZ	BUZCON寄存器的BZEN位置1
			2	SCK	SPSTA寄存器的SPEN位置1 (当SPEN, CPHA, SSDIS位在从属模式下都置1时, 自动上拉)
			3	P2.0	SPSTA寄存器的SPEN位和BUZCON寄存器的BZEN位都清0



P3 口:

- XTAL2 (P3.3): 外部振荡器引脚
- XTAL1 (P3.4): 外部振荡器引脚
- T2EX (P3.2): 定时器捕获外部时钟
- T2 (P3.1): 定时器2外部输入
- INT0 (P3.1): 外部中断0输入引脚
- FLT/SS (P3.0): 故障输入引脚或SPI从设备选择引脚

Table 7.21 Port3共用列表

引脚编号			优先级	功能	允许位
LQFP32	QFP44	LQFP44			
5, 4	12, 13	12, 13	-	XTAL1/2	代码选项控制
			-	P3.4-P3.3	代码选项控制
8	14	14	1	T2EX	方式0, 1 (DCEN = 0), 2和3下T2CON寄存器的EXEN2位置1, 或者方式1下TR2位和DCEN位都置1
			2	P3.2	无上述情况
9	15	15	1	T2	T2CON寄存器的TR2位和C/T2位都置1, 或者C/T2位清0同时TR2位和T2OE位置1
			2	INT0	IEN0寄存器的EX0位置1, 并且Port3.1置为输入模式 (上拉由软件设置)
			3	P3.1	无上述情况
10	16	16	1	FLT	PWMEN寄存器的EFLT位置1
			2	SS	当SPEN = 1时, 在SPI主模式下将SPCON寄存器的SSDIS位清0, 或者在SPI从模式下当CPHA = 1时将SPCON寄存器的SSDIS位清0, 或者在SPI从模式下将SPCON寄存器的CPHA位清0 (当SPEN = 1 & Master = 1 & SSDIS = 0时, 或当SPEN = 1 & Master = 0时, 自动上拉)
			3	P3.0	无上述情况
11	17	17	-	P3.5	始终作为I/O



7.7 定时器

7.7.1 特性

- SH79F161A有3个定时器（定时器0，1，2）
- 定时器0兼容标准的8051
- 定时器1兼容标准的8051
- 定时器2兼容标准的8052，且有递增递减计数和可编程输出功能
- 定时器0/1增加了比较输出功能
- 定时器0/1/2增加了时钟源分频功能

7.7.2 定时器0 & 1

每个定时器的两个数据寄存器（THx & TLx（x = 0, 1））可作为一个16位寄存器来访问。它们由寄存器TCON和TMOD控制。IEN0寄存器的ET0和ET1位置1能允许定时器0和定时器1中断。（详见中断章节）

定时器x的方式（x = 0, 1）

通过计数器/定时器方式寄存器（TMOD）的方式选择位Mx1-Mx0，选择定时器工作方式。

方式0：13位计数器/定时器


在方式0中，定时器x为13位计数器/定时器。THx寄存器存放13位计数器/定时器的高8位，TLx存放低5位（TLx.4-TLx.0）。TLx的高三位（TLx.7-TLx.5）是不确定的，在读取时应该被忽略。当13位定时器寄存器递增，溢出时，系统置起定时器溢出标志TFx。如果定时器x中断被允许，将会产生一个中断。C/Tx位选择计数器/定时器的时钟源。

如果 $\overline{C/Tx} = 1$ ，定时器x输入引脚（Tx）的电平从高到低跳变，使定时器x数据寄存器加1。如果 $\overline{C/Tx} = 0$ ，选择系统时钟为定时器x的时钟源。

当GATEx = 0或GATEx = 1且输入信号 \overline{INTx} 有效时，TRx置1打开定时器。GATEx置1允许定时器由外部输入信号 \overline{INTx} 控制，便于测量 \overline{INTx} 的正脉冲宽度。TRx位置1不强行复位定时器，这意味着如果TRx置1，定时器寄存器将从上次TRx清0时的值开始计数。所以在允许定时器之前，应该设定定时器寄存器的初始值。



可配置寄存器TCON1中的TCLKPx（x = 0, 1）位选择系统时钟或系统时钟的1/12作为定时器x（x = 0, 1）的时钟源。

当作为定时器应用时，可配置寄存器TCON1中的TC0/1位使定时器0/1溢出时T0/T1脚自动翻转。如果TC0/1被置1，T0/T1引脚自动设置为输出。





除了使用16位定时器/计数器之外，方式1的运行与方式0一致。打开和配置计数器/定时器也如同方式0。



**方式3：两个8位计数器/定时器（只限于定时器0）**


在方式3中，定时器0用作两个独立的8位计数器/定时器，分别由TL0和TH0控制。TL0使用定时器0的控制（在TCON中）和状态（在TMOD中）位：TR0， $\overline{C/T0}$ ，GATE0和TF0。TL0能用系统时钟或外部输入信号作为时钟源

TH0只能用作定时器功能，时钟源来自系统时钟。TH0由定时器1的控制位TR1控制使能，溢出时定时器1溢出标志TF1置1，控制定时器1中断。

定时器0工作在方式3时，定时器1可以工作在方式0、1或2，但是不能置1 TF1标志和产生中断，可以用来产生串口的波特率。TH1和TL1只能用作定时器功能，时钟源来自系统时钟，GATE1位无效。T1输入脚的上拉电阻也无效。定时器1由方式控制使能与否，因为TR1被定时器0占用。定时器1在方式0、1或2时使能，在方式3时被关闭。

可配置寄存器TCON1中的TCLKP0位选择系统时钟或系统时钟的1/12作为定时器0的时钟源。

当作为定时器应用时，可配置寄存器TCON1中的TC0位使定时器0溢出时T0脚自动翻转。如果TC0被置1，T0引脚自动设置为输出。



注意：当定时器0/1用于计数器模式时，所有输入信号需与系统时钟同步，因此T0/T1输入频率必须低于系统时钟频率的1/2，INTx必须低于系统时钟频率的1/4。当定时器1作为波特率发生器时，读取或写入TH1/TL1会影响波特率的准确性，因此也会引起通信出错。

寄存器**Table 7.22** 定时器/计数器x控制寄存器 (x = 0, 1)

88H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TCON	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7, 5	TFx x = 0, 1	定时器x溢出标志位 0: 定时器x无溢出，可由软件清0 1: 定时器x溢出，由硬件置1；若由软件置1将会引起定时器中断
6, 4	TRx x = 0, 1	定时器x启动，停止控制位 0: 停止定时器x 1: 启动定时器x
3, 1	IEx x = 0, 1	外部中断x请求标志位
2, 0	ITx x = 0, 1	外部中断x触发方式选择位



Table 7.23 定时器/计数器x模式寄存器 (x = 0, 1)

89H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TMOD	GATE1	C/T1	M11	M10	GATE0	C/T0	M01	M00
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7, 3	GATE _x x = 0, 1	定时器x门控位 0: TR _x 置1, 定时器x即被允许 1: 只有INT _x 在高电平期间TR _x 置1, 定时器x才被允许
6, 2	C/T _x x = 0, 1	定时器/计数器方式选择位 0: 定时器模式, T0和T1引脚用作普通I/O 1: 计数器模式
5-4 1-0	M _x [1:0] x = 0, 1	定时器x定时器方式选择位 00: 方式0, 13位向上计数计数器/定时器, 忽略TL _x 的第7-5位 01: 方式1, 16位向上计数计数器/定时器 10: 方式2, 8位自动重载向上计数计数器/定时器 11: 方式3 (只用于定时器0), 两个8位向上计数定时器

Table 7.24 定时器/计数器x数据寄存器 (x = 0, 1)

8AH-8DH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TL0 (8AH)	TL0.7	TL0.6	TL0.5	TL0.4	TL0.3	TL0.2	TL0.1	TL0.0
TH0 (8CH)	TH0.7	TH0.6	TH0.5	TH0.4	TH0.3	TH0.2	TH0.1	TH0.0
TL1 (8BH)	TL1.7	TL1.6	TL1.5	TL1.4	TL1.3	TL1.2	TL1.1	TL1.0
TH1 (8DH)	TH1.7	TH1.6	TH1.5	TH1.4	TH1.3	TH1.2	TH1.1	TH1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TL _x .y, TH _x .y x = 0-1, y = 0-7	定时器x低及高字节计数器

Table 7.25 定时器/计数器x控制寄存器1 (x = 0, 1)

CEH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TCON1	-	-	-	-	TCLKP1	TCLKP0	TC1	TC0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-2	TCLKP _x x = 0, 1	定时器x时钟源预分频控制位 0: 选择系统时钟作为定时器x的时钟源 1: 选择系统时钟的1/12作为定时器x的时钟源
1-0	TC _x x = 0, 1	比较输出功能允许位 0: 禁止定时器x比较输出功能 1: 允许定时器x比较输出功能



方式1：16位自动重载定时器


在16位自动重载方式下，定时器2可以被选为递增计数或递减计数。这个功能通过T2MOD中的DCEN位（递减计数允许）选择。系统复位后，DCEN位复位值为0，定时器2默认递增计数。当设置DCEN时，定时器2递增计数或递减计数取决于T2EX引脚上的电平。

当DCEN = 0，通过在T2CON中的EXEN2位选择两个选项。

如果EXEN2 = 0，定时器2递增到0FFFFH，在溢出后置起TF2位，同时定时器自动将用户软件写好的寄存器RCAP2H和RCAP2L的16位值装入TH2和TL2寄存器。

如果EXEN2 = 1，溢出或在外外部输入T2EX上的下降沿都能触发一个16位重载，置起EXF2位。如果IET2被使能，TF2和EXF2位都能产生一个中断。

可配置寄存器T2MOD中的TCLKP2位选择系统时钟或系统时钟的1/12作为定时器2的时钟源。




设置DCEN位允许定时器2递增计数或递减计数。当DCEN = 1时，T2EX引脚控制计数的方向，而EXEN2控制无效。

T2EX置1可使定时器2递增计数。定时器向0FFFFH溢出，然后设置TF2位。溢出也能分别引起RCAP2H和RCAP2L上的16位值重载入定时器寄存器。

T2EX清0可使定时器2递减计数。当TH2和TL2的值等于RCAP2H和RCAP2L的值时，定时器溢出。置起TF2位，同时0FFFFH重载入定时器寄存器。

无论定时器2溢出，EXF2位都被用作结果的第17位。在此工作模式下，EXF2不作为中断标志。

可配置寄存器T2MOD中的TCLKP2位选择系统时钟或系统时钟的1/12作为定时器2的时钟源。



**方式2：波特率发生器**

通过设置T2CON寄存器中的TCLK和/或RCLK选择定时器2作为波特率发生器。接收器和发送器的波特率可以不同，如果定时器2作为接收器或发送器则定时器1相应的作为另一种的波特率发生器。

设置RCLK和/或TCLK使定时器2进入波特率发生器方式，该方式与自动重载方式相似。

定时器2的溢出会使RCAP2H和RCAP2L寄存器中的值重载入定时器2计数器，但不会产生中断。

如果EXEN2被置1，在T2EX脚上的下降沿会置起EXF2，但不会引起重载。因此当定时器2作为波特率发生器时，T2EX可作为一个额外的外部中断。


可配置寄存器T2MOD中的TCLKP2位选择系统时钟或系统时钟的1/12作为定时器2的时钟源。

在EUART方式1和3中的波特率由定时器2的溢出率根据下列方程式决定。

$$\text{BaudRate} = \frac{1}{2 \times 16} \times \frac{f_{\text{SYS}}}{65536 - [\text{RCAP2H}, \text{RCAP2L}]} ; \overline{\text{C/T2}} = 0, \text{TCLKP2} = 0$$

$$\text{BaudRate} = \frac{1}{2 \times 16 \times 12} \times \frac{f_{\text{SYS}}}{65536 - [\text{RCAP2H}, \text{RCAP2L}]} ; \overline{\text{C/T2}} = 0, \text{TCLKP2} = 1$$

$$\text{BaudRate} = \frac{1}{16} \times \frac{f_{\text{T2}}}{65536 - [\text{RCAP2H}, \text{RCAP2L}]} ; \overline{\text{C/T2}} = 1$$





方式3: 可编程时钟输出


P3.1可以编程输出50%的占空比时钟周期。清C/T2位和置T2OE位，使定时器2作为时钟发生器。TR2位启动和中止定时器。可配置寄存器T2MOD中的TCLKP2位选择系统时钟或系统时钟的1/12作为定时器2的时钟源。

在这种方式中，T2输出占空比为50%的时钟：

$$\text{Clock Out Frequency} = \frac{1}{2 \times 2} \times \frac{f_{\text{SYS}}}{65536 - [\text{RCAP2H}, \text{RCAP2L}]} ; \text{TCLKP2} = 0$$

$$\text{Clock Out Frequency} = \frac{1}{2X2X12} \times \frac{f_{\text{SYS}}}{65536 - [\text{RCAP2H.RCAP2L}]} ; \text{TCKLP2} = 1$$

定时器2溢出不产生中断，所以定时器2可以同时以相同频率用作波特率发生器和时钟输出。



注意:

- (1) TF2和EXF2都能引起定时器2的中断请求，两者有相同的向量地址。
- (2) 当事件发生时或其他任何时间都能由软件设置TF2和EXF2为1，只有软件以及硬件复位才能使之清0。
- (3) 当EA = 1且ET2 = 1时，设置TF2或EXF2为1能引起定时器2中断。
- (4) 当定时器2作为波特率发生器时，读取或写入TH2/TL2，写入RCAP2/RCAPL2会影响波特率的准确性，因此也会引起通信出错。



寄存器

Table 7.27 定时器2控制寄存器

C8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T2CON	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	TF2	定时器2溢出标志位 0: 无溢出 (必须由软件清0) 1: 溢出 (如果RCLK = 0和TCLK = 0, 由硬件设1)
6	EXF2	T2EX引脚外部事件输入 (下降沿) 被检测到的标志位 0: 无外部事件输入 (必须由软件清0) 1: 检测到外部输入 (如果EXEN2 = 1, 由硬件设1)
5	RCLK	EUART0接收时钟控制位 0: 定时器1产生接收波特率 1: 定时器2产生接收波特率
4	TCLK	EUART0发送时钟控制位 0: 定时器1产生发送波特率 1: 定时器2产生发送波特率
3	EXEN2	T2EX引脚上的外部事件输入 (下降沿) 用作重载/捕获触发器允许/禁止控制位 0: 忽略T2EX引脚上的事件 1: 当定时器2不做为EUART时钟 (T2EX始终包括上拉电阻) 时, 检测到T2EX引脚上一个下降沿, 产生一个捕获或重载 <i>注意: 当PWMEN寄存器的最低位EPWM0为1时, T2EX功能失效。因此应用中注意不要将EXEN2和EPWM0同时置1。</i>
2	TR2	定时器2开始/停止控制位 0: 停止定时器2 1: 开始定时器2
1	C/T2	定时器2定时器/计数器方式选定位 0: 定时器方式, T2引脚用作I/O端口 1: 计数器方式, 内部上拉电阻被打开
0	CP/RL2	捕获/重载方式选定位 0: 16位带重载功能的定时器/计数器 1: 16位带捕获功能的定时器/计数器



Table 7.28 定时器2模式控制寄存器

C9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T2MOD	TCLKP2	-	-	-	-	-	T2OE	DCEN
读/写	读/写	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	-	-	0	0

位编号	位符号	说明
7	TCLKP2	定时器2时钟源预分频控制位 0: 选择系统时钟作为定时器2的时钟源 1: 选择系统时钟的1/12作为定时器2的时钟源
1	T2OE	定时器2输出允许位 0: 设置P3.1/T2作为时钟输入或I/O端口 1: 设置P3.1/T2作为时钟输出（波特率发生器方式）
0	DCEN	递减计数允许位 0: 禁止定时器2作为递增/递减计数器，定时器2仅作为递增计数器 1: 允许定时器2作为递增/递减计数器

Table 7.29 定时器2重载/捕获和数据寄存器

CAH-CBH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RCAP2L	RCAP2L.7	RCAP2L.6	RCAP2L.5	RCAP2L.4	RCAP2L.3	RCAP2L.2	RCAP2L.1	RCAP2L.0
RCAP2H	RCAP2H.7	RCAP2H.6	RCAP2H.5	RCAP2H.4	RCAP2H.3	RCAP2H.2	RCAP2H.1	RCAP2H.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	RCAP2L.x RCAP2H.x	定时器2重载/捕获数据，x = 0-7

Table 7.30 Timer2高位低位计数器寄存器

CCH-CDH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TL2	TL2.7	TL2.6	TL2.5	TL2.4	TL2.3	TL2.2	TL2.1	TL2.0
TH2	TH2.7	TH2.6	TH2.5	TH2.4	TH2.3	TH2.2	TH2.1	TH2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TL2.x TH2.x	定时器2高位低位计数器，x = 0-7



7.8 中断

7.8.1 特性

- 13个中断源
- 4层中断优先级
- 程序超范围中断

SH79F161A有13个中断源：1个OVL NMI中断，5个外部中断（INT0，INT1，INT2，INT3，INT4），INT4共8个中断源（INT40-47共用一个向量地址），3个定时器中断（Timer0，1和2），1个EUART中断，ADC中断，SPI中断和PWM中断（3个PWM中断源共用一个中断向量地址）。

7.8.2 程序超范围中断（OVL）

SH79F161A有一个不可屏蔽中断（NMI）源——程序超范围中断（OVL），其向量定位在007BH中，不可屏蔽中断用以防止CPU超出有效程序范围。为应用这个特性，用户应该用常量0xA5填满未使用的Flash ROM，如果PC超过了用户的有效程序范围，则运算代码为不存在8051指令集中的0xA5，CPU因此获知PC已经超出了有效的程序范围，同时OVL中断发生。如果PC超过16K Flash ROM范围，不可屏蔽中断OVL同样会发生。

不可屏蔽中断OVL享有最高优先级（除复位外），不会被其它中断源中断。同样不可屏蔽中断OVL能自身嵌套，但堆栈不会因此增加。当OVL中断发生后，其它中断仍旧被允许，如果满足设定的条件，其它中断的标志将置1。

由于OVL中断是不可屏蔽中断并且具有最高中断优先级，当产生OVL中断时，其它任何中断都被屏蔽掉，不能响应，所以用户必须处理OVL中断以保护系统免受不必要的影响。用户可以用OVL中断服务程序末端的RETI指令来修改压入栈顶的地址（因为进入OVL中断时，压入堆栈顶端的地址是无用的），这样跳出中断服务程序后，程序可以跳转到用户指定的代码，诸如复位入口或保护程序入口。

```
OV_L_NMI_SERVICE:
.....
MOV    DPTR, #Start_or_Initial_address
POP    A
POP    A
PUSH   DPL
PUSH   DPH
RETI
```

特别提示:

由于OVL中断是不可屏蔽中断并且具有最高中断优先级，当产生OVL中断时，其它任何中断都被屏蔽掉，不能响应，所以用户必须处理OVL中断以保护系统免受不必要的影响。

注意:

为了使能OVL中断，客户代码选项必须选择“OVL产生OVL中断”（OP_OVL置1，详见代码选项章节）。为了提高程序运行的可靠性和便利性，推荐代码选择选择为“OVL产生OVL复位”，即OP_OVL清0。



7.8.3 中断允许

任何一个中断源均可通过对寄存器IEN0和IEN1中相应的位置1或清0，实现单独使能或禁止。IEN0寄存器中还包含了一个全局使能位EA，它可以使能所有的中断。一般在复位后，所有中断允许位设置为0，所有中断被禁止。

Table 7.31 初级中断允许寄存器

A8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN0	EA	EADC	ET2	ES0	ET1	EX1	ET0	EX0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	EA	所有中断允许位 0: 禁止所有中断 1: 允许所有中断
6	EADC	ADC中断允许位 0: 禁止ADC中断 1: 允许ADC中断
5	ET2	定时器2溢出中断允许位 0: 禁止定时器2溢出中断 1: 允许定时器2溢出中断
4	ES0	EUART中断允许位 0: 禁止EUART中断 1: 允许EUART中断
3	ET1	定时器1溢出中断允许位 0: 禁止定时器1溢出中断 1: 允许定时器1溢出中断
2	EX1	外部中断1允许位 0: 禁止外部中断1 1: 允许外部中断1
1	ET0	定时器0溢出中断允许位 0: 禁止定时器0溢出中断 1: 允许定时器0溢出中断
0	EX0	外部中断0允许位 0: 禁止外部中断0 1: 允许外部中断0



Table 7.32 次级中断允许寄存器

A9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN1	-	-	EPWM	-	EX4	EX3	EX2	ESPI
读/写	-	-	读/写	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	0	-	0	0	0	0

位编号	位符号	说明
5	EPWM	PWM中断允许位 0: 禁止PWM中断 1: 允许PWM中断
3	EX4	外部中断4允许位 0: 禁止外部中断4中断 1: 允许外部中断4中断
2	EX3	外部中断3允许位 0: 禁止外部中断3中断 1: 允许外部中断3中断
1	EX2	外部中断2允许位 0: 禁止外部中断2 1: 允许外部中断2
0	ESPI	SPI中断允许位 0: 禁止SPI中断 1: 允许SPI中断

注意:

(1) 打开外部中断0/1/2/3/4时, 相应的端口必须设置为输入状态。

(2) 打开PWM定时器中断, EPWM位和PWM控制寄存器中的PWMxIE (x = 0, 1, 2) 中断允许位必须同时置1。

Table 7.33 中断通道允许寄存器

BAH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IENC	EXS47	EXS46	EXS45	EXS44	EXS43	EXS42	EXS41	EXS40
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	EXS4x (x = 0-7)	外部中断4选择寄存器 (x = 0-7) 0: 禁止外部中断4x 1: 允许外部中断4x



7.8.4 中断标志

每个中断源都有自己的中断标志，当产生中断时，硬件会置起相应的标志位，在中断摘要表中会列出中断标志位。

外部中断源产生外部中断INT0/1/2/3时，如果中断为边沿触发，CPU在响应中断后，标志IE_x (x = 0-3) 被硬件清0；如果中断是电平触发，外部中断源直接控制中断标志，而不是由片上硬件控制。

外部中断INT4产生中断时，EXF1寄存器中的IF4_x标志位 (x = 0-7) 置1，由于INT4_x共用一个中断向量地址，所以标志位需要用用户软件清除。但是如果INT4为电平触发时，标志位不能被用户软件清0，只受INT4_x中断源引脚所接信号电平直接控制。

注意尽管外部中断被禁止，但是中断标志位受外部中断源输入状态变化的影响而改变，除非该输入引脚配置为其它功能。

当TCON寄存器的TF_x (x = 0, 1) 中断标志位被置1时，定时器0/1产生中断，CPU在响应中断后，标志被硬件自动清0。

当T2CON寄存器的TF2或EXF2标志位被置1时，定时器2产生中断，CPU在响应中断后，两个标志位都不会被硬件自动清0。事实上，中断服务程序必须决定是由TF2或是EXF2产生中断，标志必须由软件清0。

当SCON寄存器的标志RI或TI被置1时，EUART产生中断，CPU在响应中断后，两个标志位都不会被硬件自动清0。事实上，中断服务程序必须决定是接收中断或是发送中断，标志必须由软件清0。

当ADCON寄存器的ADCIF标志位被置1时，ADC产生中断。如果中断产生，ADDH/ADDL中的结果是有效的。如果ADC模块的连续比较功能被打开，那么每次转换时，ADCIF标志位都不会被置位。只有当转换后的数据大于或者等于预设值时才会将标志位置位。中断标志必须由软件清0。

当SPSTA寄存器的SPIF位或MODF位 (当SSDIS清0) 置1时，SPI产生中断。标志必须由软件清0。

当PWMC寄存器的PWMIF0-2标志位被置1时，PWM产生中断。标志必须由软件清0。

Table 7.34 外部中断标志寄存器

88H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TCON	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7, 5	TF _x (x = 0, 1)	定时器x溢出标志位
6, 4	TR _x (x = 0, 1)	定时器x启动，停止控制位
3, 1	IE _x (x = 0, 1)	外部中断x请求标志位 0: 无中断挂起 1: 中断挂起
2, 0	IT _x (x = 0, 1)	外部中断x触发方式选择位 0: 低电平触发 1: 下降沿触发



Table 7.35 外部中断2, 3 & 4标志寄存器

E8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXF0	IT4.1	IT4.0	IT3.1	IT3.0	IT2.1	IT2.0	IE3	IE2
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	IT4[1:0]	外部中断4触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发 IT4[1:0]控制外部中断4各中断源采用同一触发方式
5-4	IT3[1:0]	外部中断3触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发
3-2	IT2[1:0]	外部中断2触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发
1	IE3	外部中断3请求标志位 0: 无中断挂起 1: 中断挂起
0	IE2	外部中断2请求标志位 0: 无中断挂起 1: 中断挂起

Table 7.36 外部中断4标志寄存器

D8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXF1	IF47	IF46	IF45	IF44	IF43	IF42	IF41	IF40
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IF4x (x = 0-7)	外部中断4请求标志, IF4x须被软件清0 0: 无中断请求 1: 有中断请求



7.8.5 中断向量

当一个中断产生时，程序计数器内容被压栈，相应的中断向量地址被载入程序计数器。中断向量的地址在中断摘要表中详细列出。

7.8.6 中断优先级

每个中断源都可被单独设置为4个中断优先级之一，分别通过清0或置1 IPL0, IPH0, IPL1, IPH1中相应位来实现。但OVL不可屏蔽中断无需IPH/IPL控制，在所有中断源中享有最高优先级（除复位外）。中断优先级服务程序描述如下：

响应一个中断服务程序时，可响应更高优先级的中断，但不能响应同优先级或低优先级的另一个中断。

响应最高级中断服务程序时，不响应其它任何中断。如果不同中断优先级的中断源同时申请中断时，响应较高优先级的中断申请。

如果同优先级的中断源在指令周期开始时同时申请中断，那么内部查询序列确定中断请求响应顺序。

中断优先级		
优先位		中断优先级
IPHx	IPLx	
0	0	等级0（最低优先级）
0	1	等级1
1	0	等级2
1	1	等级3（最高优先级）

Table 7.37 中断优先级控制寄存器

B8H, B4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IPL0	-	PADCL	PT2L	PSL	PT1L	PX1L	PT0L	PX0L
IPH0	-	PADCH	PT2H	PSH	PT1H	PX1H	PT0H	PX0H
读/写	-	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDI/LVR/PIN)	-	0	0	0	0	0	0	0
B9H, B5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IPL1	-	-	PPWML	-	PX4L	PX3L	PX2L	PSPIL
IPH1	-	-	PPWMH	-	PX4H	PX3H	PX2H	PSPIH
读/写	-	-	读/写	-	读/写	读/写	读/写	读/写
复位值 (POR/WDI/LVR/PIN)	-	-	0	-	0	0	0	0

位编号	位符号	说明
-	PxxxL/H	相应中断源xxx优先级选择



7.8.7 中断处理

中断标志在每个机器周期都会被采样获取。所有中断都在时钟的上升沿被采样。如果一个标志被置位，那么CPU会发现而且中断系统会产生一个LCALL调用其中断服务程序，但由硬件产生的LCALL会被下列任何条件阻止：


同级或更高级的优先级中断在运行中。

当前的周期不是执行中指令的最后一个周期。换言之，正在执行的指令完成前，任何中断请求都得不到响应。

正在执行的是一条RETI或者访问专用寄存器IEN0\1或是IPL\H的指令。换言之，在RETI或者读写IEN0\1或是IPL\H之后，不会马上响应中断请求，而至少在执行一条其它指令之后才会响应，这段时间保证CPU能观察到中断状态的变化。

注意：因为更改优先级通常需要2条指令，在此期间，建议关闭相应的中断以避免在修改优先级过程中产生中断。如果当模式状态改变而标志不再有效时，将不会响应此中断。每一个轮询周期只查询有效的中断请求。

轮询周期/LCALL次序如下图所示：



由硬件产生的LCALL把程序计数器（PC）中的内容压入堆栈，（但不保存PSW）然后将相应中断源的向量地址存入程序计数器（PC）。

中断服务程序从指定地址开始，到RETI指令结束。RETI指令通知处理器中断结束，然后把堆栈顶部两字节弹出，重载入程序计数器（PC）中，返回到进入中断服务程序之前程序点继续执行。特别注意的是RETI指令非常重要，它会通知处理器该优先级中断服务结束。RET指令也可以返回到原来地址继续执行，但是中断优先级控制系统仍然认为一个同一优先级的中断被响应，这种情况下，当同一优先级或低优先级中断将不会被响应。

7.8.8 中断响应时间

如果检测出一个中断，这个中断的请求标志位就会在被检测后的每个机器周期被置起。内部电路会保持这个值直到下一个机器周期，CPU会在第三个机器周期产生中断。如果响应有效，条件允许，在下一个指令执行的时候硬件LCALL指令将调用请求中断的服务程序，否则中断被挂起。LCALL指令调用程序需要7个机器周期。因而，从外部中断请求到开始执行中断程序中的第一条指令至少需要3+7个完整的机器周期。

当请求因前述的三个情况受阻时，中断响应时间会加长。如果同级或更高优先级的中断正在执行，额外的等待时间取决于正执行的中断服务程序的长度。

如果正在执行的指令还没有进行到最后一个周期，假如正在执行RETI指令，则完成正在执行的RETI指令，需要8个周期，加上为完成下一条指令所需的最长时间20个机器周期（如果该指令是16位操作数的DIV，MUL指令），若系统中只有一个中断源，再加上LCALL调用指令7个机器周期，则最长的响应时间是2+8+20+7个机器周期。

所以，中断响应时间一般大于10个机器周期小于37个机器周期。



7.8.9 外部中断输入


SH79F161A有5个外部中断输入。外部中断0-3各自有一个中断向量地址，外部中断4有8个中断源共用一个中断向量地址。这些外部中断可以通过设置TCON寄存器的IT1，IT0位，EXF0寄存器的IT2，IT3位来选择是电平触发或是边沿触发。当 $ITx = 0$ ($x = 0, 1$) 时， $INTx$ ($x = 0, 1$) 脚为低电平，外部中断x触发。当 ITx ($x = 0, 1$) = 1，外部中断x为沿触发。在这个模式中，一个周期内 $INTx$ 脚上连续采样为高电平而下个周期为低电平，TCON寄存器的中断请求标志被置起，发出一个中断请求。由于外部中断输入脚每个机器周期被采样一次，输入高或低电平应当保持至少1个机器周期以确保能够被正确采样到。如果外部中断为边沿触发，外部中断源应当将中断输入脚至少保持1个机器周期高电平，然后再至少保持1个机器周期低电平，这样才能确保边沿能够被检测到，使 IEx 置位。当调用中断服务程序后，CPU自动将 IEx ($x = 0-3$) 清0，而 $IF4x$ ($x = 0-7$) 须软件清0。外部中断2-4的操作与前述相似，只需设置不同的寄存器，选择不同的触发方式。

如果外部中断为下降沿触发，外部中断源应当将中断脚至少保持1个机器周期高电平，然后至少保持1个机器周期低电平。这样就确保了边沿能够被检测到以使 IEx 置1。当调用中断服务程序后，CPU自动将 IEx 清0。

如果外部中断为低电平触发，外部中断源必须一直保持请求有效，直到产生所请求的中断为止，此过程需要2个系统时钟周期。如果中断服务完成后而外部中断仍旧维持，则会产生下一次中断。当中断为电平触发时不必清除中断标志 IEx ($x = 0, 1, 2, 3, 4$)，因为中断只与输入口电平有关。

外部中断2-4除了具有更多的中断触发方式外，与外部中断0，1操作类似。

当SH79F161A进入空闲或是掉电模式，中断会唤醒处理器继续工作，详见电源管理章节。



外部中断检测

7.8.10 中断汇总

中断源	向量地址	允许位	标志位	轮询优先级	中断号 (C51)
Reset	0000h	-	-	0 (最高级)	-
INT0	0003h	EX0	IE0	2	0
Timer0	000Bh	ET0	TF0	3	1
INT1	0013h	EX1	IE1	4	2
Timer1	001Bh	ET1	TF1	5	3
EUART	0023h	ES0	RI+TI	6	4
Timer2	002Bh	ET2	TF2+EXF2	7	5
ADC	0033h	EADC	ADCIF	8	6
SPI	003Bh	ESPI	SPIF	9	7
INT2	0043h	EX2	IE2	10	8
INT3	004Bh	EX3	IE3	11	9
INT4	0053h	EX4+IENC	IF47-40	12	10
PWM	0063h	EPWM+PWM0/1/2IE	PWM0/1/2IF	13 (最低级)	12
OVL NMI	007Bh	-	-	1	15



8. 增强功能

8.1 脉冲宽度调制（PWM）

8.1.1 特性

- 6路带死区控制的互补输出
- 提供每个PWM周期溢出中断和占空比溢出中断
- 输出极性可选择
- 提供出错侦测功能可紧急关闭PWM输出
- 提供保护寄存器可使重要寄存器免受干扰出错

SH79F161A集成了一个12位PWM模块和两个8位PWM模块。通过控制各自相应的寄存器，PWM模块可以产生周期和占空比分别可调整的脉宽调制波形。此外，PWM模块还提供了三路与PWM0/1/2有固定相位关系的PWM输出。

如果EFLT置位，PWM输出能由FLT引脚的输入信号变化自动关闭。

PWM定时器也为PWM0/1/2提供3个中断源，在每个PWM周期都会产生中断。它们有不同的控制位和标志位，共用一个中断向量地址。这样用户可以实现每个PWM周期中更改下一次循环的周期或占空比。

Table 8.1 PWM定时器允许寄存器

CFH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWMEN	-	EFLT	EPWM21	EPWM11	EPWM01	EPWM2	EPWM1	EPWM0
读/写	-	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDI/LVR/PIN)	-	0	0	0	0	0	0	0

位编号	位符号	说明
6	EFLT	FLT引脚配置位 0: 普通I/O端口或SS引脚 1: PWM故障检测输入引脚
5	EPWM21	PWM21输出控制位 0: PWM21输出禁止，用作I/O功能 1: PWM21输出允许
4	EPWM11	PWM11输出使能位 0: PWM11输出禁止，用作I/O功能 1: PWM11输出允许
3	EPWM01	PWM01输出使能位 0: PWM01输出禁止，用作I/O功能 1: PWM01输出允许
2	EPWM2	8位PWM2输出使能位 0: PWM2输出禁止，用作I/O功能 1: PWM2输出允许
1	EPWM1	8位PWM1输出使能位 0: PWM1输出禁止，用作I/O功能 1: PWM1输出允许
0	EPWM0	12位PWM0输出使能位 0: PWM0输出禁止，用作I/O功能 1: PWM0输出允许

当PWMEN清0后，PWM输出立即关闭。

FLT端口主要用于检测异常信号，快速关闭PWM输出。FLT探测到故障后，由硬件执行使PWM输出关闭，所以当故障发生后，它可以快速响应，使得PWM输出无效以保护连接PWM的大功率器件。FLT引脚没有内建上拉电阻。

如果EFLT位清0，则表示FLT端口对PWM定时器输出控制无效。

**PWM保护寄存器**

PWM保护寄存器用来控制对PWM允许寄存器、PWM控制寄存器、PWM周期寄存器、PWM占空比寄存器和PWM死区时间控制寄存器的更改。只有当保护寄存器中的数据为55h时，才允许修改这些寄存器内容，否则不能修改。

这个寄存器能增强SH79F161A的抗干扰能力。

Table 8.2 PWM保护寄存器

E7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWMLO	PWMLO.7	PWMLO.6	PWMLO.5	PWMLO.4	PWMLO.3	PWMLO.2	PWMLO.1	PWMLO.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PWMLO[7:0]	PWM锁定位 只有当PWMLO = 0x55，才能允许修改其他PWM寄存器

8.1.2 12位PWM定时器

SH79F161A包含一个12位PWM模块。PWM模块可以产生周期和占空比分别可调整的脉宽调制波形。PWMC寄存器用于控制PWM模块的时钟，PWMPH/L寄存器用于控制PWM输出波形的周期，PWMDH/L寄存器用于控制PWM模块输出波形的占空比。

在PWM输出允许期间可以修改这三个寄存器，但在下一个PWM周期修改才会起作用。

Table 8.3 12位PWM控制寄存器

D2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0C	PWM0IE	PWM0IF	-	FLTS	FLTC	PWM0S	TnCK01	TnCK00
读/写	读/写	读/写	-	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	0	0	0	0	0

位编号	位符号	说明
7	PWM0IE	PWM0中断允许位 （当IEN1寄存器中的EPWM位置1） 0：禁止PWM0中断 1：允许PWM0中断
6	PWM0IF	PWM0中断标志位 0：软件清0 1：硬件置1，PWM0周期计数器溢出
4	FLTS	FLT状态位 0：PWM正常状态，软件清0 1：PWM输出关闭，硬件置1
3	FLTC	FLT引脚配置位 0：FLT为低电平时，PWM输出关闭 1：FLT为高电平时，PWM输出关闭
2	PWM0S	12位PWM占空比的输出模式选择位 0：高有效 1：低有效
1-0	TnCK0[1:0]	12位PWM时钟源选择位 00：振荡器时钟/2 01：振荡器时钟/4 10：振荡器时钟/8 11：振荡器时钟/16

**注意:**

- (1) PWM0C寄存器中的FLTS和FLTC位控制所有PWM定时器, 而寄存器中的PWM0S, TnCK0[1:0]只能影响12位PWM0定时器。
- (2) PWM输出关闭时, PWM0/1/2和PWM01/11/21输出固定低电平 ($PWMxS = 0$) 或高电平 ($PWMxS = 1$)。
- (3) 一旦检测到FLT引脚输入有效电平, PWM输出会立即关闭, 但PWM内部计数器仍在继续运行。
- (4) 在FLT输入信号有效期间, FLTS位无法清除。只有当FLT输入信号消失后, 才能软件清除FLTS状态位, 此时PWM恢复正常输出。

Table 8.4 PWM周期控制寄存器低位 (PWM0PL)

D3H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0PL	PP0.7	PP0.6	PP0.5	PP0.4	PP0.3	PP0.2	PP0.1	PP0.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PP0[7:0]	12位PWM周期低8位寄存器

Table 8.5 PWM周期控制寄存器高位 (PWM0PH)

D4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0PH	-	-	-	-	PP0.11	PP0.10	PP0.9	PP0.8
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	PP0[11:8]	12位PWM周期高4位寄存器

PWM输出周期 = [PP0.11, PP0.0] X PWM时钟

当[PP0.11, PP0.0] = 000H, 如果PWM0S = 0, 不管PWM占空比为多少, PWM0输出低电平。

当[PP0.11, PP0.0] = 000H, 如果PWM0S = 1, 不管PWM占空比为多少, PWM0输出高电平。

Table 8.6 PWM占空比控制寄存器低位 (PWM0DL)

D5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0DL	PD0.7	PD0.6	PD0.5	PD0.4	PD0.3	PD0.2	PD0.1	PD0.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PD0[7:0]	12位PWM占空比低8位寄存器



Table 8.7 PWM占空比控制寄存器高位 (PWM0DH)

D6H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0DH	-	-	-	-	PD0.11	PD0.10	PD0.9	PD0.8
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	PD0[11:8]	12位PWM占空比高4位寄存器


PWM输出占空比 = [PD0.11, PD0.0] X PWM时钟

当 $[PP0.11, PP0.0] \leq [PD0.11, PD0.0]$, 如果 $PWM0S = 0$, PWM0输出高电平。

当 $[PP0.11, PP0.0] \leq [PD0.11, PD0.0]$, 如果 $PWM0S = 1$, PWM0输出低电平。

编程注意事项:

- (1) 设置PWML0寄存器内容为0x55;选择PWM模块时钟源。
- (2) 通过写适当的值到PWM周期控制寄存器(PWMP)或PWM占空比寄存器(PWMD)设置PWM周期/占空比,先设置低位,再设置高位。注意,即使高位数值不变,也要重写一次,否则,低位的修改无效。
- (3) 通过设置PWM控制寄存器(PWMC)的PWMxS位选择PWM输出模式(高电平有效或低电平有效)。
- (4) 通过设置PWM控制寄存器(PWMC)中的EPWMx或EPWMx1位为“1”来允许PWM上桥或下桥输出。
- (5) 如果PWM周期或者占空比需要改变,操作流程如同步骤2或者步骤3说明。修改后的重载计数器的值在下一个周期开始有效。
- (6) 为避免干扰,设置PWML0寄存器中的数据不等于0x55。



PWM输出周期或占空比更改示例



8.1.3 8位PWM定时器

SH79F161A包含两个8位PWM模块。PWM模块可以产生周期和占空比分别可调整的脉宽调制波形。PWM1/2C寄存器用于控制PWM1/2模块的时钟，PWMP1/2寄存器用于控制PWM1/2模块输出波形的周期，PWMD1/2寄存器用于控制PWM1/2模块输出波形的占空比。

Table 8.8 8位PWM1控制寄存器 (PWM1C)

D9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM1C	PWM1IE	PWM1IF	-	-	-	PWM1S	TnCK11	TnCK10
读/写	读/写	读/写	-	-	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	0	0	0

位编号	位符号	说明
7	PWM1IE	PWM1中断允许位 （当IEN1寄存器中的EPWM位置1） 0：禁止PWM1中断 1：允许PWM1中断
6	PWM1IF	PWM1中断标志位 0：无溢出中断 1：PWM1周期计数器溢出
2	PWM1S	8位PWM1占空比的输出模式选择位 0：高有效 1：低有效
1-0	TnCK1[1:0]	8位PWM1时钟选择位 00：振荡器时钟/2 01：振荡器时钟/4 10：振荡器时钟/8 11：振荡器时钟/16



Table 8.9 8位PWM2控制寄存器 (PWM2C)

DDH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM2C	PWM2IE	PWM2IF	-	-	-	PWM2S	TnCK21	TnCK20
读/写	读/写	读/写	-	-	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	0	0	0

位编号	位符号	说明
7	PWM2IE	PWM2中断允许位 (当IEN1寄存器中的EPWM位置1) 0: 禁止PWM2中断 1: 允许PWM2中断
6	PWM2IF	PWM2中断标志位 0: 无溢出 1: PWM2周期计数器溢出.
2	PWM2S	8位PWM2输出模式选择位 0: 高有效 1: 低有效
1-0	TnCK2[1:0]	8位PWM2时钟选择位 00: 振荡器时钟/2 01: 振荡器时钟/4 10: 振荡器时钟/8 11: 振荡器时钟/16

Table 8.10 8位PWM1周期寄存器 (PWM1P)

DAH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM1P	PP1.7	PP1.6	PP1.5	PP1.4	PP1.3	PP1.2	PP1.1	PP1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PP1[7:0]	8位PWM1周期寄存器

Table 8.11 8位PWM2周期寄存器 (PWM2P)

DEH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM2P	PP2.7	PP2.6	PP2.5	PP2.4	PP2.3	PP2.2	PP2.1	PP2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PP2[7:0]	8位PWM2周期寄存器

PWM输出周期 = [PPx.7, PPx.0] X PWM时钟, x = 1, 2

当[PPx.7, PPx.0] = 000H, 如果PWMxS = 0, 不管PWM占空比为多少, PWM1/2输出低电平。

当[PPx.7, PPx.0] = 000H, 如果PWMxS = 1, 不管PWM占空比为多少, PWM1/2输出高电平。



Table 8.12 8位PWM1占空比寄存器 (PWM1D)

DBH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM1D	PD1.7	PD1.6	PD1.5	PD1.4	PD1.3	PD1.2	PD1.1	PD1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PD1[7:0]	8位PWM1占空比寄存器

Table 8.13 8位PWM2占空比寄存器 (PWM2D)


DFH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM2D	PD2.7	PD2.6	PD2.5	PD2.4	PD2.3	PD2.2	PD2.1	PD2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PD2[7:0]	8位PWM2占空比寄存器

PWM输出占空比 = [PDx.7, PDx.0] X PWM时钟, x = 1, 2
当[PPx.7, PPx.0] ≤ [PDx.7, PDx.0], 如果PWMxS = 0, PWM1/2输出高电平。
当[PPx.7, PPx.0] > [PDx.7, PDx.0], 如果PWMxS = 1, PWM1/2输出低电平。

编程注意事项:

- (1) 设置PWML0寄存器内容为0x55, 选择PWM模块时钟。
- (2) 通过写适当的值到PWM周期控制寄存器 (PWMP) 和PWM占空比寄存器 (PWMD) 设置PWM周期/占空比。
- (3) 通过设置PWM控制寄存器 (PWMC) 的PWMxS位选择PWM输出模式 (高电平有效或低电平有效)。
- (4) 通过设置PWM控制寄存器 (PWMC) 中的EPWMx或EPWMx1位为“1”来允许PWM上桥或下桥输出。
- (5) 如果PWM周期或者占空比需要改变, 操作流程如同步骤2或者步骤3说明。修改后的重载计数器的值在下一个周期开始有效。
- (6) 为避免干扰, 设置PWML0寄存器中的数据不等于0x55。




PWM输出周期或占空比更改示例



8.1.4 PWM01/11/21

如下图所示，一般的，当没有插入死区时间时，PWM01/11/21输出波形与PWM0/1/2输出波形互补。当PWM控制寄存器中EPWM01/11/21位置1时，PWM01/11/21的输出波形硬件自动产生。



PWMn和PWMn1引脚输出波形

注意:


(1) 尽管PWM0/1/2被禁止，但是如果PWM01/11/21被允许，则它们仍然会有输出信号。

(2) 如果EFLT置位，当FLT端口有效时，PWM01/11/21和PWM0/1/2都输出低（PWMnS = 0）或者都输出高（PWMnS = 1）。


8.1.5 死区时间

SH79F161A PWM提供死区时间控制功能。

当PWMnS = 0（n = 0, 1, 2）时，死区时间产生如下图所示。



当PWMnS = 1（n = 0, 1, 2）时，死区时间产生如下图所示。



通过写PWM01/11/21死区时间控制寄存器，在PWM0/1/2和PWM01/11/21之间产生死区时间。

PWM01/11/21与PWM0/1/2周期相同。

注意:

(1) 死区时间0/1/2必须在PWM输出允许前置位，否则，死区时间不会改变。所以为了修改死区时间，先禁止PWM输出（PWMLO = #55h），然后改变死区时间，允许PWM输出。最后，为保证PWM相关寄存器不受干扰影响而改变，修改PWMLO寄存器内容不等于55h。

(2) 为了产生死区时间，请确保(PWMx周期 - PWMx占空比) > 2 * PWMx1的死区时间(x = 0, 1, 2)。否则，PWM01/11/21当PWMxS = 1时输出高电平，当PWMxS = 0时输出低电平。

(3) PWMDT寄存器用于控制死区时间，它的时基为振荡器时钟，而周期和占空比的时基由TnCKx1-0(x = 0, 1, 2)控制，最小为2个振荡器时钟。



Table 8.14 PWM0死区时间控制寄存器

D1H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0DT	DT0.7	DT0.6	DT0.5	DT0.4	DT0.3	DT0.2	DT0.1	DT0.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	DT0[7:0]	12位PWM0死区时间控制 死区时间为 (DT0.7 - DT0.0) X t_{osc}

Table 8.15 PWM1死区时间控制寄存器

D7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM1DT	DT1.7	DT1.6	DT1.5	DT1.4	DT1.3	DT1.2	DT1.1	DT1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	DT1[7:0]	8位PWM1死区时间控制 死区时间为 (DT1.7 - DT1.0) X t_{osc}

Table 8.16 PWM2死区时间控制寄存器

DCH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM2DT	DT2.7	DT2.6	DT2.5	DT2.4	DT2.3	DT2.2	DT2.1	DT2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	DT2[7:0]	8位PWM2死区时间控制 死区时间为 (DT2.7 - DT2.0) X t_{osc}




8.2 串行外部设备接口（SPI）

8.2.1 特性

- 全双工，三线同步传输
- 主从机操作
- 6个可编程主时钟频率
- 极性相位可编程的串行时钟
- 带MCU中断的主模式故障出错标志
- 写入冲突标志保护
- 可选择LSB或MSB传输

串行外部设备接口（简称SPI）是一种高速串行通信接口，允许MCU与外围设备（包括其它MCU）进行全双工，同步串行通讯。

下图所示即为典型的由一个主设备和若干从属外部设备组成的SPI总线网络，主设备通过3条线连接所有从设备，主设备控制连接从属设备SS引脚的4个并行端口来选中其中一个从属设备进行通讯。



8.2.2 信号描述

主输出从输入（MOSI）

该路信号连接主设备和一个从设备。数据通过MOSI从主设备串行传送到从设备，主设备输出，从设备输入。

主输入从输出（MISO）

该路信号连接从设备和主设备。数据通过MISO从从设备串行传送到主设备，从设备输出，主设备输入。当SPI配置为从设备并未被选中（SS引脚为高电平），从设备的MISO引脚处于高阻状态。

SPI串行时钟（SCK）

SCK信号用作控制MOSI和MISO线上输入输出数据的同步移动。每8时钟周期线上传送一个字节。如果从设备未被选中（SS引脚为高电平），SCK信号被此从设备忽略。

从设备选择引脚（SS）

每个从属外围设备由一个从选择引脚（SS引脚）选择，当引脚信号为低电平时，表明该从设备被选中。主设备可以通过软件控制连接于从设备SS引脚的端口电平选择每个从设备，很明显，只有一个主设备可以驱动通讯网络。为了防止MISO总线冲突，同一时间只允许一个从设备与主设备通讯。在主设备模式中，SS引脚状态关联SPI状态寄存器SPSTA中MODF标志位以防止多个主设备驱动MOSI和SCK。

下列情况，SS引脚可以作为普通端口或其它功能使用：

(1) 设备作为主设备，SPI控制寄存器SPCON寄存器的SSDIS位置1。这种配置仅仅存在于通讯网络中只有一个主设备的情况，因此，SPI状态寄存器SPSTA中MODF标志位不会被置1。

(2) 设备配置为从设备，SPI控制寄存器SPCON的CPHA位和SSDIS位置1。这种配置情况存在于只有一个主设备一个从设备的通讯网络中，因此，设备总是被选中的，主设备也不需要控制从设备的SS引脚选择其作为通讯目标。


注意：当CPHA = '0'时，SS引脚电平被拉低表示启动发送。



在主模式下，SPI的波特率有六种可选择的频率，分别是内部时钟的4，8，16，32，64或128分频，可以通过设定SPCON寄存器的SPR[2:0]位进行选择。

8.2.4 功能描述

下图所示是SPI模块的详细结构。



SPI模块框图




8.2.5 工作模式

SPI可配置为主模式或从属模式中的一种。SPI模块的配置和初始化通过设置SPCON寄存器（串行外围设备控制寄存器）和SPSTA（串行外围设备状态寄存器）来完成。配置完成后，通过设置SPCON，SPSTA，SPDAT（串行外围设备数据寄存器）来完成数据传送。

在SPI通讯期间，数据同步地被串行的移进移出。串行时钟线（SCK）使两条串行数据线（MOSI和MISO）上数据的移动和采样保持同步。从设备选择线（ \overline{SS} ）可以独立地选择SPI从属设备；如果从设备没有被选中，则不能参与SPI总线上的活动。

当SPI主设备通过MOSI线传送数据到从设备时，从设备通过MISO线发送数据到主设备作为响应，这就实现了在同一时钟下数据发送和接收的同步全双工传输。发送移位寄存器和接收移位寄存器使用相同的特殊功能器地址，对SPI数据寄存器SPDAT进行写操作将写入发送移位寄存器，对SPDAT寄存器进行读操作将获得接收移位寄存器的数据。



全双工主从互联图

主模式

(1) 模式启动

SPI主设备控制SPI总线上所有数据传送的启动。当SPCON寄存器中的MSTR位置1时，SPI在主模式下运行，只有一个主设备可以启动传送。

(2) 发送

在SPI主模式下，写一个字节数据到SPI数据寄存器SPDAT，数据将会写入发送移位缓冲器。如果发送移位寄存器已经存在一个数据，那么主SPI产生一个WCOL信号以表明写入太快。但是在发送移位寄存器中的数据不会受到影响，发送也不会中断。另外如果发送移位寄存器为空，那么主设备立即按照SCK上的SPI时钟频率串行地移出发送移位寄存器中的数据到MOSI线上。当传送完毕，SPSTA寄存器中的SPIF位被置1。如果SPI中断被允许，当SPIF位置1时，也会产生一个中断。

(3) 接收

当主设备通过MOSI线传送数据给从设备时，相对应的从设备同时也通过MISO线将其发送移位寄存器的内容传送给主设备的接收移位寄存器，实现全双工操作。因此，SPIF标志位置1即表示传送完成也表示接收数据完毕。从设备接收的数据按照MSB或LSB优先的传送方向存入主设备的接收移位寄存器。当一个字节的数据完全被移入接收寄存器时，处理器可以通过读SPDAT寄存器获得该数据。如果发生超限（SPIF标志未被清0，就试图开始下一次传送），RXOV位置1，表示发生数据超限，此时接收移位寄存器保持原有数据并且SPIF位置1，这样直到SPIF位被清0，SPI主设备将不会接收任何数据。

从模式

(1) 模式启动

当SPCON寄存器中的MSTR位清0，SPI在从模式下运行。在数据传送之前，从设备的 \overline{SS} 引脚必须被置低，而且必须保持低电平直到一个字节数据传送完毕。

(2) 发送与接收

从属模式下，按照主设备控制的SCK信号，数据通过MOSI引脚移入，MISO引脚移出。一个位计数器记录SCK的边沿数，当接收移位寄存器移入8位数据（一个字节）同时发送移位寄存器移出8位数据（一个字节），SPIF标志位被置1。数据可以通过读取SPDAT寄存器获得。如果SPI中断被允许，当SPIF置1时，也会产生一个中断。


为防止超限，SPI从设备在向接收移位寄存器移入数据之前也必须软件清零SPIF标志位，否则RXOV位置1，表示发生数据超限。此时接收移位寄存器保持原有数据并且SPIF位置1，这样SPI从设备将不会接收任何数据直到SPIF清0。

SPI从设备不能启动数据传送，所以SPI从设备必须在主设备开始一次新的数据传送之前将要传送的数据写入发送移位寄存器。如果在开始发送之前未写入数据，从设备将传送“0x00”字节给主设备。如果写SPDAT操作发生在传送过程中，那么SPI从设备的WCOL标志位置1，即如果传送移位寄存器已经含有数据，SPI从设备的WCOL位置1，表示写SPDAT冲突。但是移位寄存器的数据不受影响，传送也不会被中断。




8.2.6 传送形式

通过软件设置SPCON寄存器的CPOL位和CPHA位，用户可以选择SPI时钟极性和相位的四种组合方式。CPOL位定义时钟的极性，即空闲时的电平状态，它对SPI传输格式影响不大。CPHA位定义时钟的相位，即定义允许数据采样移位的时钟边沿。在主从通讯的两个设备中，时钟极性相位的设置应一致。




数据接收形式 (CPHA = 0)

如果CPHA = 0，SCK的第一个沿捕获数据，从设备必须在SCK的第一个沿之前将数据准备好，因此， \overline{SS} 引脚的下降沿从设备开始发送数据。 \overline{SS} 引脚在每次传送完一个字节之后必须被拉高，在发送下一个字节之前重新设置为低电平，因此当CPHA = 0，SSDIS不起作用。



数据发送形式 (CPHA = 1)

如果CPHA = 1，主设备在SCK的第一个沿将数据输出到MOSI线上，从设备把SCK的第一个沿作为开始发送信号。用户必须在第一个SCK的两个沿内完成写SPDAT的操作。 \overline{SS} 引脚在每个字节数据的传送过程始终保持低电平。这种数据传输形式是一个主设备一个从设备之间通信的首选形式。



CPHA/ \overline{SS} 时序

注意：当SPI用作从设备模式，且SPCON寄存器的CPOL位清0，P2.0/SCK端口必须设置为输入模式，并在SPEN位置1前打开上拉电阻。



8.2.7 出错检测

SPSTA寄存器中的标志位表示在SPI通讯中的出错情况：

(1) 模式故障 (MODF)

SPI主模式下的模式故障出错表明 \overline{SS} 引脚上的电平状态与实际的设备模式不一致。SPSTA寄存器中MODF位置1后，表明系统控制存在多主设备冲突的问题。这种情况下，SPI系统受到如下影响：

- 产生 SPI 接收/错误 CPU 中断请求；
- SPSTA 寄存器的 SPEN 位清 0，SPI 被禁止；
- SPCON 寄存器的 MSTR 位清 0。

当SPCON寄存器的 \overline{SS} 引脚禁止位 (SSDIS) 清0， \overline{SS} 引脚信号为低时，MODF标志位置1。然而，对于只有一个主设备的系统来说，主设备的 \overline{SS} 引脚被拉低，那决不是另外一个主设备试图驱动网络。这种情况下，为防止MODF置1，可使SPCON寄存器中的SSDIS位置1， \overline{SS} 引脚作为普通I/O口或是其它功能引脚。

重新启动串行通信时，用户必须将MODF位软件清0，将SPCON寄存器中的MSTR位和SPSTA寄存器的SPEN位置1，重新启动主模式。

(2) 写冲突 (WCOL)

在发送数据序列期间写入SPDAT寄存器而引起的写冲突，SPSTA寄存器中的WCOL位置1。WCOL位置1不会引起中断，发送也不会中止。WCOL位需由软件清0。

(3) 超限情况 (RXOV)


主设备或从设备尚未清除SPIF位，主或从设备又试图发送几个数据字节时，超限情况发生。在这种情况下，接收移位寄存器保持原有数据，SPIF置1，同样SPI设备直到SPIF被清除后才会再接收数据。在SPIF位被清除之前继续调用中断，发送也不会中止。RXOV位置1不会引起中断，RXOV位需由软件清0。

8.2.8 中断

两种SPI状态标志SPIF & MODF能产生一个CPU中断请求。

串行外围设备数据发送标志，SPIF：完成一个字节发送后由硬件置1。

模式故障标志，MODF：该位被置1表示 \overline{SS} 引脚上的电平与SPI模式不一致的。SSDIS位为0并且MODF置1将产生SPI接收器/出错CPU中断请求。当SSDIS置1时，无MODF中断请求产生。



SPI中断请求的产生



8.2.9 寄存器

Table 8.17 SPI控制寄存器

A2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPCON	DIR	MSTR	CPHA	CPOL	SSDIS	SPR2	SPR1	SPR0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	DIR	传送方向选择位 0: MSB优先发送 1: LSB优先发送
6	MSTR	SP设备选择位 0: 配置SPI作为从属设备 1: 配置SPI作为主设备
5	CPHA	时钟相位控制位 0: SCK周期的第一沿采集数据 1: SCK周期的第二沿采集数据
4	CPOL	时钟极性控制位 0: 在Idle状态下SCK处于低电平 1: 在Idle状态下SCK处于高电平
3	SSDIS	SS引脚控制位 0: 在主和从属模式下, 打开SS引脚 1: 在主和从属模式下, 关闭SS引脚 如果SSDIS置1, 不产生MODF中断请求。 在从属模式下, 如果CPHA = 0, 该位不起作用。
2-0	SPR[2:0]	串行外部设备时钟速率选择位 000: $f_{SYS}/4$ 001: $f_{SYS}/8$ 010: $f_{SYS}/16$ 011: $f_{SYS}/32$ 100: $f_{SYS}/64$ 其他: $f_{SYS}/128$



Table 8.18 SPI状态寄存器

F8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPSTA	SPEN	SPIF	MODF	WCOL	RXOV	-	-	-
读/写	读/写	读/写	读/写	读/写	读/写	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	-	-	-

位编号	位符号	说明
7	SPEN	SPI控制位 0: 关闭SPI 1: 打开SPI接口
6	SPIF	串行外部设备数据传送标志位 0: 由软件清0 1: 表明已完成数据传输, 由硬件置1
5	MODF	模式故障位 0: 由软件清0 1: 表明SS引脚电平与SPI模式不一致, 由硬件置1
4	WCOL	写入冲突标志位 0: 由软件清0, 表明已处理写入冲突 1: 由硬件置1, 表明检测到一个冲突
3	RXOV	接收超限位 0: 表明已处理接收超限, 由软件清0 1: 表明已检测到接收超限, 由硬件置1

Table 8.19 SPI数据寄存器


A3H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPDAT	SPDAT7	SPDAT6	SPDAT5	SPDAT4	SPDAT3	SPDAT2	SPDAT1	SPDAT0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SPDAT[7:0]	写入SPDAT的数据被放置到发送移位寄存器中。 读取SPDAT时将获得接收移位寄存器的数据。

注意: 当关闭SPI功能后, 读取SPI数据寄存器SPDAT的数据无效。




任何将**SBUF**作为目标寄存器的写操作都会启动发送。下一个系统时钟**Tx**控制块开始发送。数据转换发生在移位时钟的下降沿，移位寄存器的内容逐次从左往右移位，空位置**0**。当移位寄存器中的所有**8**位都发送后，**Tx**控制模块停止发送操作，然后在下一个系统时钟的上升沿将**TI**置**1**（**SCON.1**），并且**RxD**引脚保持高电平。



Send Timing of Mode 0


REN (SCON.4) 置1和RI (SCON.0) 清0初始化接收。下一个系统时钟启动接收，在移位时钟的上升沿锁存数据，接收转换寄存器的内容逐次向左移位。当所有8位都接收到接收移位寄存器中后，Rx控制块停止接收，然后在下一个系统时钟的上升沿上RI置1，直到被软件清0才允许接收。



Receive Timing of Mode 0


方式1：8位EUART，可变波特率，异步全双工

方式1提供10位全双工异步通信，10位由一个起始位（逻辑0），8个数据位（低位为第一位），和一个停止位（逻辑1）组成。在接收时，这8个数据位存储在SBUF中而停止位储存在RB8（SCON.2）中。方式1中的波特率是可变的，串行收发波特率可被设置为定时器1溢出率的1/16或1/32，或是定时器2溢出率的1/16（详见波特率章节）。功能块框图如下图所示：





任何将SBUF作为目标寄存器的写操作都会启动发送，实际上发送是从16分频计数器中的下一次跳变之后的系统时钟开始的，因此位时间与16分频计数器是同步的，与对SBUF的写操作不同步。起始位首先在TxD引脚上移出，然后是8位数据位。在发送移位寄存器中的所有8位数据都发送完后，停止位在TxD引脚上移出，在停止位发出的同时TI标志置1。




Send Timing of Mode 1

只有REN位置1时才允许接收。当RxD引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RxD不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位，这有助于16分频计数器与RxD引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXD端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RxD引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。8个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUF和RB8中，RI置1，但必须满足下列条件：

1. RI = 0
2. SM2 = 0或者接收的停止位 = 1


如果这些条件被满足，那么停止位装入RB8，8个数据位装入SBUF，RI被置1。否则接收的帧会丢失。这时，接收器将重新去探测RxD端是否另一个下降沿。用户必须用软件清除RI，然后才能再次接收。



Receive Timing of Mode 1



这个方式使用异步全双工通信中的11位。一帧由一个起始位（逻辑0），8个数据位（低位为第一位），一个可编程的第9数据位和一个停止位（逻辑1）组成。方式2支持多机通信和硬件地址识别（详见**多机通信**章节）。在数据传送时，第9数据位（SCON中的TB8）可以写0或1，例如，可写入PSW中的奇偶位P，或用作多机通信中的数据/地址标志位。当接收到数据时，第9数据位进入RB8而停止位不保存。PCON中的SMOD位选择波特率为系统工作频率的1/32或1/64。功能块框图如下所示：






只有REN位置1时才允许接收。当RxD引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RxD不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位。这有助于16分频计数器与RxD引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXD端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RxD引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。9个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUF和RB8中，RI置1，但必须满足下列条件：

1. RI = 0
2. SM2 = 0或者接收的第9位 = 1，且接收的字节符合实际从机地址

如果这些条件被满足，那么第9位移入RB8，8位数据移入SBUF，RI被置1。否则接收的数据帧会丢失。


在停止位的当中，接收器回到寻找RxD引脚上的另一个下降沿。用户必须用软件清除RI，然后才能再次接收。



Receive Timing of Mode 2

方式3：9位EUART，可变波特率，异步全双工

方式3使用方式2的传输协议以及方式1的波特率产生方式。





8.3.3 波特率

在方式0中，波特率可编程为系统时钟的1/12或1/4，由SM2位决定。当SM2为0时，串行端口在系统时钟的1/12下运行。当SM2为1时，串行端口在系统时钟的1/4下运行。

在方式1和方式3中，波特率可选择来至定时器1或定时器2的溢出率。

分别置TCLK（T2CON.4）和RCLK（T2CON.5）位为1来选择定时器2作为TX和RX的波特时钟源（详见定时器章节）。无论TCLK还是RCLK为逻辑1，定时器2都为波特率发生器方式。如果TCLK和RCLK为逻辑0，定时器1作为Tx和Rx的波特时钟源。

方式1和方式3波特率公式如下所示，其中TH1是定时器1的8位自动重载寄存器，SMOD为EUSART的波特率二倍频器（PCON.7），[RCAP2H, RCAP2L]是定时器2的16位重载寄存器。T1CLK是定时器1的时钟源，T2CLK是定时器2的时钟源。

$$BaudRate = \frac{2^{SMOD}}{32} \times \frac{f_{T1}}{256 - TH1}, \text{ 用定时器1作为波特率发生器, 定时器1工作在方式2}$$

$$BaudRate = \frac{1}{2 \times 16} \times \frac{f_{SYS}}{65536 - [RCAP2H, RCAP2L]}, \text{ 用定时器2作为波特率发生器, 定时器2时钟源为系统时钟}$$

$$BaudRate = \frac{1}{2 \times 16} \times \frac{f_{SYS} / 12}{65536 - [RCAP2H, RCAP2L]}, \text{ 用定时器2作为波特率发生器, 定时器2时钟源为系统时钟/12}$$

$$BaudRate = \frac{1}{16} \times \frac{f_{T2}}{65536 - [RCAP2H, RCAP2L]}, \text{ 用定时器2作为波特率发生器, 定时器2时钟源为T2引脚输入时钟}$$

在方式2中，波特率固定为系统时钟的1/32或1/64，由SMOD位（PCON.7）决定。当SMOD位为0时，EUSART以系统时钟的1/64运行。当SMOD位为1时，EUSART以系统时钟的1/32运行。

$$BaudRate = 2^{SMOD} \times \left(\frac{f_{SYS}}{64} \right)$$

8.3.4 多机通讯

软件地址识别

方式2和方式3有一个专门的适用于多机通讯的功能。在这两个方式下，接收的是9位数据，第9位移入RB8中，然后再来一位停止位。EUSART可以这样来设定：当接收到停止位时，只有在RB8 = 1的条件下，串行口中断才会有效（请求标志RI置1）。可以通过将SCON寄存器的SM2位置1使EUSART具有这个功能。

在多机通讯系统中，以如下所述来利用这一功能。当主机要发送一数据块给几个从机中的一个时，它先送出一地址字节，以辨认目标从机。地址字节与数据字节可用第9数据位来区别，地址字节的第9位为1，数据字节的第9位为0。

如果从机SM2为1，则不会响应数据字节中断。地址字节可以中断所有从机，这样，每一个从机都检查所接收到的地址字节，以判别自己是不是目标从机。被寻到的从机清0 SM2位，并准备接收即将到来的数据字节，当接收完毕时，从机再一次将SM2置1。没有被寻址的从机，则维持它们的SM2位为1，忽略到来的数据字节，继续做自己的事情。

注意：在方式0中，SM2用来选择波特率加倍。在方式1中，SM2用来检测停止位是否有效，如果SM2 = 1，接收中断不会响应直到接收到一个有效的停止位。



自动（硬件）地址识别

在方式2和方式3中，SM2置1将使EUART在如下状态下运行：当1个停止位被接收时，如果载入RB8的第9数据位为1（地址字节）并且接收到的数据字节符合EUART的从机地址，EUART产生一个中断。接着，从机应该将SM2清零，以接收后续的数据字节。

在9位方式下要求第9位为1以表明该字节是地址而非数据。当主机要发送一组数据给几个从机中的一个时，必须先发送目标从机的地址。所有从机在等待接收地址字节时，为了确保仅在接收地址字节时产生中断，SM2位必须置1。自动地址识别的特点是只有地址匹配的从机才能产生中断，地址比较通过硬件完成而不是软件。

中断产生后，地址相匹配的从机清零SM2，继续接收数据字节。地址不匹配的从机不受影响，将继续等待接收和它匹配的地址字节。一旦全部信息接收完毕，地址匹配的从机应该再次把SM2置1，忽略所有传送的非地址字节，直到接收到下一个地址字节。

使用自动地址识别功能时，主机可以通过调用给定的从机地址选择与一个或多个从机通信。使用广播地址可以联系所有的从机。有两个特殊功能寄存器用来定义从机地址（SADDR）和地址屏蔽（SADEN）。从机地址是一个8位的字节，存于SADDR寄存器中。SADEN用于定义SADDR内位的有效与否，如果SADEN中某一位为0，则SADDR中相应位被忽略，如果SADEN中某一位置1，则SADDR中相应位将用于得到给定的从机地址。这可以使用户在不改变SADDR寄存器中的从机地址的情况下灵活地寻址多个从机。使用给定地址可以识别多个从机而排除其他的从机。

	从机1	从机2
SADDR	10100100	10100111
SADEN（为0的位被忽略）	11111010	11111001
实际从机地址	10100x0x	10100xx1
广播地址（SADDR或SADEN）	1111111x	11111111

从机1和从机2给定地址的最低位是不同的。从机1忽略了最低位，而从机2的最低位是1。因此只与从机1通讯时，主机必须发送最低位为0的地址（10100000）。类似地，从机1的第1位为0，从机2的第1位被忽略。因此，只与从机2通讯时，主机必须发送第1位为1的地址（10100011）。如果主机希望同时与两从机通讯，则第0位为1，第1位为0，第2位被两从机都忽略，此时有两个不同的地址用于选定两个从机（1010 0001和1010 0101）。

主机可以通过广播地址与所有从机同时通讯。这个地址等于SADDR和SADEN的逻辑或，结果中的0表示该位被忽略。多数情况下，广播地址为0xFFh，该地址可被所有从机应答。

系统复位后，SADDR和SADEN两个寄存器初始化为0，这两个结果设定了给定地址和广播地址为XXXXXXXX（所有位都被忽略）。这有效地去除了多机通讯的特性，禁止了自动寻址方式。这样的EUART将对任何地址都产生应答，兼容了不支持自动地址识别的8051控制器。用户可以按照上面提到的方法实现软件识别地址的多机通讯。

8.3.5 帧出错检测

当寄存器PCON中的SSTAT位为逻辑1时，帧出错检测功能才有效。3个错误标志位被置1后，只能通过软件清零，尽管后续接收的帧没有任何错误也不会自动清零。

注意：SSTAT位必须为逻辑1是访问状态位（FE0，RXOV0和TXCOL0），SSTAT位为逻辑0时是访问方式选择位（SM0，SM1和SM2）。

发送冲突

如果在一个发送正在进行时，用户软件写数据到SBUF寄存器时，发送冲突位（SCON寄存器中的TXCOL位）置1。如果发生了冲突，新数据会被忽略，不能被写入发送缓冲器。

接收溢出

如果在接收缓冲器中的数据未被读取之前，RI清0。又有新的数据存入接收缓冲器，那么接收溢出位（SCON寄存器中的RXOV位）置1。如果发生了接收溢出，接收缓冲器中原来的数据将丢失。

帧出错

如果检测到一个无效（低）停止位，那么帧出错位（寄存器SCON中的FE）置1。

暂停检测

当连续检测到11个位都为低电平位时，则认为检测到一个暂停。由于暂停条件同样满足帧错误条件，因此检测到暂停时也会报告帧错误。一旦检测到暂停条件，UART将进入空闲状态并一直保持，直至接收到有效停止位（RxD引脚上出现上升沿）。



8.3.6 寄存器

Table 8.20 EUART控制及状态寄存器

98H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON	SM0 /FE	SM1 /RXOV	SM2 /TXCOL	REN	TB8	RB8	TI	RI
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	SM[0:1]	EUART串行方式控制位，SSTAT = 0 00: 方式0，同步方式，固定波特率 01: 方式1，8位异步方式，可变波特率 10: 方式2，9位异步方式，固定波特率 11: 方式3，9位异步方式，可变波特率
7	FE	EUART帧出错标志位，当FE位被读时，SSTAT位必须被设置为1 0: 无帧出错，由软件清除 1: 发生帧出错，由硬件置1
6	RXOV	EUART接收溢出标志位，当RXOV位被读时，SSTAT位必须被设置为1 0: 无接收超限，由软件清除 1: 有接收超限，由硬件置1
5	SM2	EUART多处理机通讯允许位（第9位“1”校验器），SSTAT = 0 0: 在方式0下，波特率是系统时钟的1/12 在方式1下，禁止停止位确认检验，停止位将置RI为1产生中断 在方式2和3下，任何字节都会置RI为1产生中断 1: 在方式0下，波特率是系统时钟的1/4 在方式1下，允许停止位确认检验，只有有效的停止位(1)才能置RI为1产生中断 在方式2和3下，只有寻址字节（第9位 = 1）能置RI为1产生中断
5	TXCOL	EUART发送冲突标志位，当TXCOL位被读时，SSTAT位必须被设置为1 0: 无发送冲突，由软件清0 1: 有发送冲突，由硬件置1
4	REN	EUART接收器允许位 0: 禁止接收 1: 允许接收
3	TB8	发送器，EUART的第8位 第9位在EUART的方式2和3下发送，由软件置1或清0
2	RB8	接收器，EUART的第8位 在方式0下，RB8保留 在方式1下，RB8接收停止位 在方式2和3下，RB8接收第9位
1	TI	EUART的发送中断标志位 0: 由软件清0 1: 由硬件置1，在方式0下的第8位最后，或在其他方式下的停止位开始
0	RI	EUART的接收中断标志位 0: 由软件清0 1: 由硬件置1，在方式0下的第8位最后，或在其他方式下的停止位开始



Table 8.21 EUART数据寄存器

99H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBUF	SBUF.7	SBUF.6	SBUF.5	SBUF.4	SBUF.3	SBUF.2	SBUF.1	SBUF.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	SBUF[7-0]	SBUF包括两个寄存器：一个发送移位寄存器和一个接收锁存器 写入SBUF的数据将送至发送移位寄存器，并启动发送过程 读SBUF将返回接收锁存器中的内容

Table 8.22 电源控制寄存器

87H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
读/写	读/写	读/写	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	0	0

位编号	位符号	说明
7	SMOD	波特率加倍位 在模式1和3中，SMOD = 1，当定时器1为波特率发生器时，波特率加倍 在模式2中，SMOD = 1，波特率加倍
6	SSTAT	SCON[7:5]功能选择位 0: SCON[7:5]作为SM0, SM1, SM2使用 1: SCON[7:5]作为FE, RXOV, TXCOL使用
3-2	GF[1:0]	用户通用标志位
1	PD	掉电模式控制位
0	IDL	空闲模式控制位

Table 8.23 EUART从属地址及地址掩码寄存器

9AH-9BH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SADDR	SADD7	SADD6	SADD5	SADD4	SADD3	SADD2	SADDR1	SADD0
SADEN	SADEN7	SADEN6	SADEN5	SADEN4	SADEN	SADEN2	SADEN1	SADEN0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SADDR.7-0	EUART从机地址 定义EUART从机地址
7-0	SADEN.7-0	从机地址位屏蔽寄存器 0: SADDR中的相应位被忽略 1: SADDR中的相应位被检验



8.4 模/数转换器（ADC）

8.4.1 特性


- 10位分辨率
- 内建基准电压
- 8模拟通道输入

SH79F161A包含一个单端型、10位逐次逼近型模/数转换器（ADC），基准电压 V_{REF} 直接与 V_{DD} 相连，8个ADC通道都可以输入独立的模拟信号，但是每次只能使用一个通道。 $\overline{GO/DONE}$ 信号控制开始转换，提示转换结束。当转换完成时，更新ADC数据寄存器，设置ADCON寄存器中的ADCIF位，并产生一个中断（如果ADC中断被允许）。

ADC模块整合数字比较功能可以比较ADC中的模拟输入的值与数字值。如果允许数字比较功能（在ADCON寄存器中的EC位置1），并且ADC模块使能（在ADCON寄存器中的ADON位置1），只有当相应的模拟输入的数字值大于或等于寄存器中的比较值（ADDH/L）时，才会产生ADC中断。当 $\overline{GO/DONE}$ 置1时，数字比较功能会持续工作，直到 $\overline{GO/DONE}$ 清0。这一点与模数转换工作方式不同。

带数字比较功能的ADC模块能在Idle模式下工作，并且ADC中断能够唤醒Idle模式。但是，在掉电模式下，ADC模块被禁止。

8.4.2 ADC模块图



AD转换器模块图



8.4.3 寄存器

Table 8.24 ADC控制寄存器

93H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON	ADON	ADCIF	EC	-	SCH2	SCH1	SCH0	GO/DONE
读/写	读/写	读/写	读/写	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	-	0	0	0	0

位编号	位符号	说明
7	ADON	ADC允许位 0: 禁止ADC模块 1: 允许ADC模块
6	ADCIF	ADC中断标志位 0: 无ADC中断 1: 由硬件置1表示已完成AD转换, 或者模拟输入大于或等于ADDH/ADDL (如果允许数字比较模块)
5	EC	比较功能允许位 0: 禁止数字比较功能 1: 允许数字比较功能
3-1	SCH[2:0]	ADC通道选择位 000: ADC通道AN0 001: ADC通道AN1 010: ADC通道AN2 011: ADC通道AN3 100: ADC通道AN4 101: ADC通道AN5 110: ADC通道AN6 111: ADC通道AN7
0	GO/DONE	ADC状态标志位 0: 当完成AD转换时, 由硬件自动清0。在转换期间清0这个位会中止AD转换。如果允许数字比较功能, 该位不会由硬件清0只能由软件清0 1: 置1开始AD转换或者启动数字比较功能



Table 8.25 ADC转换时间寄存器

94H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADT	TADC2	TADC1	TADC0	-	TS3	TS2	TS1	TS0
读/写	读/写	读/写	读/写	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	-	0	0	0	0

位编号	位符号	说明
7-5	TADC[2:0]	ADC时钟周期选择位 000: ADC时钟周期 $t_{AD} = 2 t_{SYS}$ 001: ADC时钟周期 $t_{AD} = 4 t_{SYS}$ 010: ADC时钟周期 $t_{AD} = 6 t_{SYS}$ 011: ADC时钟周期 $t_{AD} = 8 t_{SYS}$ 100: ADC时钟周期 $t_{AD} = 12 t_{SYS}$ 101: ADC时钟周期 $t_{AD} = 16 t_{SYS}$ 110: ADC时钟周期 $t_{AD} = 24 t_{SYS}$ 111: ADC时钟周期 $t_{AD} = 32 t_{SYS}$
3-0	TS[3:0]	采样时间选择位 $2 t_{AD} \leq \text{采样时间} = (TS[3:0]+1) * t_{AD} \leq 15 t_{AD}$

注意:

- (1) 请确保 $t_{AD} \geq 1\mu s$;
- (2) 即使 $TS[3:0] = 0000$, 最小采样时间为 $2t_{AD}$;
- (3) 即使 $TS[3:0] = 1111$, 最大采样时间为 $15t_{AD}$;
- (4) 在设置 $TS[3:0]$ 前, 请估算连接到ADC输入引脚的串联电阻;
- (5) 选择 $2*t_{AD}$ 为采样时间时, 请确保连接到ADC输入引脚的串联电阻小于 $10k\Omega$;
- (6) 总共转换时间 = $12t_{AD} + \text{采样时间}$ 。

举例说明:

系统时钟 (SYSCLK)	TADC[2:0]	t_{AD}	TS[3:0]	采样时间	转换时间
4MHz	000	$0.25 * 2 = 0.5\mu s$	-	-	($t_{AD} < 1\mu s$, 不推荐)
	001	$0.25 * 4 = 1\mu s$	0000	$2 * 1 = 2\mu s$	$12 * 1 + 2 = 14\mu s$
	001	$0.25 * 4 = 1\mu s$	0111	$8 * 1 = 8\mu s$	$12 * 1 + 8 = 20\mu s$
	001	$0.25 * 4 = 1\mu s$	1111	$15 * 1 = 15\mu s$	$12 * 1 + 15 = 27\mu s$
	111	$0.25 * 32 = 8\mu s$	0000	$2 * 8 = 16\mu s$	$12 * 8 + 16 = 112\mu s$
	111	$0.25 * 32 = 8\mu s$	0111	$8 * 8 = 64\mu s$	$12 * 8 + 64 = 160\mu s$
	111	$0.25 * 32 = 8\mu s$	1111	$15 * 8 = 120\mu s$	$12 * 8 + 120 = 216\mu s$
12MHz	000	$0.083 * 2 = 0.166\mu s$	-	-	($t_{AD} < 1\mu s$, 不推荐)
	100	$0.083 * 12 = 1\mu s$	0000	$2 * 1 = 2\mu s$	$12 * 1 + 2 = 14\mu s$
	100	$0.083 * 12 = 1\mu s$	0111	$8 * 1 = 8\mu s$	$12 * 1 + 8 = 20\mu s$
	100	$0.083 * 12 = 1\mu s$	1111	$15 * 1 = 15\mu s$	$12 * 1 + 15 = 27\mu s$
	111	$0.083 * 32 = 2.7\mu s$	0000	$2 * 2.7 = 5.4\mu s$	$12 * 2.7 + 5.4 = 37.8\mu s$
	111	$0.083 * 32 = 2.7\mu s$	0111	$8 * 2.7 = 21.6\mu s$	$12 * 2.7 + 21.6 = 54\mu s$
	111	$0.083 * 32 = 2.7\mu s$	1111	$15 * 2.7 = 40.5\mu s$	$12 * 2.7 + 40.5 = 72.9\mu s$
16MHz	000	$0.0625 * 2 = 0.125\mu s$	-	-	($t_{AD} < 1\mu s$, 不推荐)
	110	$0.0625 * 24 = 1.5\mu s$	0000	$2 * 1.5 = 3.0\mu s$	$12 * 1.5 + 3.0 = 21\mu s$
	110	$0.0625 * 24 = 1.5\mu s$	0111	$8 * 1.5 = 12\mu s$	$12 * 1.5 + 12 = 30\mu s$
	110	$0.0625 * 24 = 1.5\mu s$	1111	$15 * 1.5 = 22.5\mu s$	$12 * 1.5 + 22.5 = 40.5\mu s$
	111	$0.0625 * 32 = 2.0\mu s$	0000	$2 * 2.0 = 4.0\mu s$	$12 * 2.0 + 4.0 = 28\mu s$
	111	$0.0625 * 32 = 2.0\mu s$	0111	$8 * 2.0 = 16\mu s$	$12 * 2.0 + 16 = 40\mu s$
	111	$0.0625 * 32 = 2.0\mu s$	1111	$15 * 2.0 = 30\mu s$	$12 * 2.0 + 30 = 54\mu s$



Table 8.26 ADC通道设置寄存器

95H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCH	CH7	CH6	CH5	CH4	CH3	CH2	CH1	CH0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	-	-

位编号	位符号	说明
7-0	CH[7:0]	通道配置 0: P0.2-P0.5, P1.2-P1.5作为I/O端口 1: P0.2-P0.5, P1.2-P1.5作为ADC输入口

Table 8.27 ADC数据寄存器

96H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADDL	-	-	-	-	-	-	A1	A0
读/写	-	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	0	0
97H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADDH	A9	A8	A7	A6	A5	A4	A3	A2
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
1-0 7-0	A9-A0	ADC数据寄存器 采样模拟电压的数字值。当完成转换后，这个值会更新。 如果ADC数字比较功能使能（EC = 1），这个值将与模拟输入进行比较。

启动ADC转换步骤:

1. 选择模拟输入通道
2. 使能ADC模块
3. GO/DONE置1开始ADC转换
4. 等待GO/DONE = 0或者ADCIF = 1，如果ADC中断使能，则ADC中断将会产生，用户需要软件清0 ADCIF
5. 从ADDH/ADDL获得转换数据
6. 重复步骤3 - 5开始另一次转换

启动数字比较功能步骤:

1. 选择模拟输入通道
2. 写入ADDH/ADDL，设置比较值
3. EC置1使能数字比较功能
4. 使能ADC模块
5. GO/DONE置1开始数字比较功能
6. 如果模拟输入值大于等于比较值，ADCIF会被置1。如果ADC中断使能，则ADC中断将会产生，用户需要软件清0 ADCIF
7. 数字比较功能会持续工作，直到GO/DONE被软件清0



8.5 蜂鸣器

8.5.1 特性

- 为音频发生器输出方波信号
- 有10种频率可供选择输出或者禁止输出

8.5.2 寄存器

Table 8.28 蜂鸣器控制寄存器

BDH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
BUZCON	-	-	-	BCA3	BCA2	BCA1	BCA0	BZEN
读/写	-	-	-	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	0	0	0	0	0

位编号	位符号	说明
4-1	BCA[3:0]	蜂鸣器输出载波频率控制位 0000: 系统时钟/8192 0001: 系统时钟/4096 0010: 系统时钟/2048 0011: 系统时钟/1024 0100: 系统时钟/512 0101: 系统时钟/32 0110: 系统时钟/16 0111: 系统时钟/8 1000: 系统时钟/16384 1001: 系统时钟/32768 其它: 系统时钟/8192
0	BZEN	蜂鸣器输出使能控制位 0: P2.0作为I/O口 1: P2.0作为蜂鸣器输出口



8.6 低电压复位 (LVR)

8.6.1 特性

- 通过代码选项选择, LVR 设定电压 V_{LVR} 可为 4.1V 或 3.7V
- LVR 去抖动时间 T_{LVR} 为 30-60 μ s
- 当供电电压低于设定电压 V_{LVR} 时, 将产生内部复位

低电压复位 (LVR) 功能是为了监测供电电压, 当供电电压低于设定电压 V_{LVR} 时, MCU 将产生内部复位。LVR 去抖动时间 T_{LVR} 大约为 30 μ s-60 μ s。

LVR 功能打开后, 具有以下特性 (t 表示电压低于设定电压 V_{LVR} 的时间):

当 $V_{DD} \leq V_{LVR}$ 且 $t \geq T_{LVR}$ 时产生系统复位。

当 $V_{DD} > V_{LVR}$ 或 $V_{DD} < V_{LVR}$, 但 $t < T_{LVR}$ 时不会产生系统复位。

通过代码选项, 可以选择 LVR 功能的打开与关闭。

在交流电或大容量电池应用中, 接通大负载后容易导致 MCU 供电暂时低于定义的工作电压。低电压复位可以应用于此, 保护系统在低于设定电压下产生有效复位。



8.7 看门狗定时器（WDT），程序超范围溢出（OVL）复位及其他复位状态

8.7.1 特性

- 看门狗可以工作在掉电模式下
- 看门狗溢出频率可选
- 硬件自动检测程序超范围溢出，并产生 OVL 复位

看门狗

看门狗定时器（WDT）是一个递减计数器，独立内建RC振荡器作为时钟源，因此在掉电模式下仍会持续运行。当WDT溢出时，设备将自动复位。通过代码选项可以允许或禁止该功能。

WDT控制位（WDT.2-0）用来选择不同的溢出时间。WDT溢出后，WDT溢出标志（WDOF）将由硬件自动置1。读或者写RSTSTAT寄存器，WDT会重新开始计数。

程序超范围溢出复位

SH79F161A为进一步增强CPU运行可靠性，内建程序超范围溢出检测电路，一旦检测到程序计数器的值超出ROM最大值，或者发现指令操作码（不检测操作数）为8051指令集中不存在的A5H，便认为程序跑飞，产生CPU复位信号，同时将WDOF标志位置1。为应用这个特性，用户应该将未使用的Flash ROM用0xA5填满。

注意：

为了使能程序超范围溢出复位，客户代码选项必须选择“OVL产生OVL复位”（OP_OVL清0，详见代码选项章节）。

复位状态寄存器还包含其他一些复位标志位，如下表所示：



8.7.2 寄存器

Table 8.29 复位状态寄存器

B1H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RSTSTAT	WDOF	-	PORF	LVRF	CLRF	WDT.2	WDT.1	WDT.0
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR)	0	-	1	0	0	0	0	0
复位值 (WDT)	1	-	u	u	u	0	0	0
复位值 (LVR)	u	-	u	1	u	0	0	0
复位值 (PIN)	u	-	u	u	1	0	0	0

位编号	位符号	说明
7	WDOF	看门狗溢出或程式超范围溢出标志位 由硬件置1，可由软件或上电复位清0 0：未发生WDT溢出或程式超范围溢出 1：发生WDT溢出或程式超范围溢出
5	PORF	上电复位标志位 上电复位后硬件置1，只能由软件清0 0：没有发生上电复位 1：发生过上电复位
4	LVRF	低压复位标志位 低压复位后置1，可由软件或上电复位清0 0：没有发生低压复位 1：发生过低压复位
3	CLRF	Reset引脚复位标志位 引脚复位后置1，由软件或上电复位清0 0：没有发生引脚复位 1：发生过引脚复位
2-0	WDT[2:0]	WDT溢出周期控制位 000：溢出周期最小值 = 2730.6ms 001：溢出周期最小值 = 682.6ms 010：溢出周期最小值 = 170.6ms 011：溢出周期最小值 = 85.3ms 100：溢出周期最小值 = 42.6ms 101：溢出周期最小值 = 10.6ms 110：溢出周期最小值 = 2.6ms 111：溢出周期最小值 = 0.6ms 注意： 应用中如果看门狗打开，程式清看门狗的最大间隔时间不能大于以上所列最小值



8.8 电源管理

8.8.1 特性

- 空闲模式和掉电模式两种省电模式
- 发生中断和复位可退出空闲（Idle）、掉电（Power-Down）模式

为减少功耗，SH79F161A提供两种低功耗省电模式：空闲（Idle）模式和掉电（Power-Down）模式，这两种模式都由PCON和SUSLO两个寄存器控制。

8.8.2 空闲模式（Idle）

空闲模式能够降低系统功耗，在此模式下，程序中止运行，CPU时钟停止，但外部设备时钟继续运行。空闲模式下，CPU在确定的状态下停止，并在进入空闲模式前所有CPU的状态都被保存，如PC，PSW，SFR，RAM等。

两条连续指令：先设置SUSLO寄存器为0x55，随即将PCON寄存器中的IDL位置1，使SH79F161A进入空闲模式。如果不满足上述的两条连续指令，CPU在下一个机器周期清0 SUSLO寄存器或IDL位，CPU也不会进入空闲模式。

IDL位置1是CPU进入空闲模式之前执行的最后一条指令。

两种方式可以退出空闲模式：

(1) 中断产生。在预热定时结束后，恢复CPU时钟，硬件清除SUSLO寄存器和PCON寄存器的IDL位。然后执行中断服务程序，随后跳转到进入空闲模式指令之后的指令。

(2) 复位信号产生后（复位引脚上出现低电平，WDT复位，LVR复位）。在预热定时结束后，CPU恢复时钟，SUSLO寄存器和在PCON寄存器中的IDL位被硬件清0，最后SH79F161A复位，程序从地址位0000H开始执行。此时，RAM保持不变而SFR的值根据不同功能模块改变。

8.8.3 掉电模式（Power-Down）

掉电模式可以使SH79F161A进入功耗非常低的状态。掉电模式将停止CPU和外围设备的所有时钟信号。如果WDT使能，WDT模块将继续工作。在进入掉电模式前所有CPU的状态都被保存，如PC，PSW，SFR，RAM等。

两条连续指令：先设置SUSLO寄存器为0x55，随即将PCON寄存器中的PD位置1，使SH79F161A进入掉电模式。如果不满足上述的两条连续指令CPU在下一个机器周期清除SUSLO寄存器或PD位，CPU也不会进入掉电模式。

PD位置1是CPU进入掉电模式之前执行的最后一条指令。

注意：如果同时设置IDL位和PD位，SH79F161A进入掉电模式。退出掉电模式后，CPU也不会进入空闲模式，从掉电模式退出后硬件清0 IDL及PD位。

有两种方式可以退出掉电模式：

(1) 有效外部中断使SH79F161A退出掉电模式。在中断发生后振荡器启动，在预热计时结束之后CPU时钟和外部设备时钟恢复，SUSLO寄存器和PCON寄存器中的PD位会被硬件清除，然后程序运行中断服务程序。在完成中断服务程序之后，跳转到进入掉电模式之后的指令继续运行。

(2) 复位信号（复位引脚上出现低电平，WDT复位如果被允许，LVR复位如果被允许）。在预热计时之后会恢复CPU时钟，SUSLO寄存器和PCON寄存器中的PD位会被硬件清除，最后SH79F161A会被复位，程序会从0000H地址位开始运行。RAM将保持不变，而根据不同功能模块SFR的值可能改变。

注意：如要进入这两种低功耗模式，必须在置位PCON中的IDL/PD位后增加3个空操作指令（NOP）。



8.8.4 寄存器

Table 8.30 电源控制寄存器

87H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
读/写	读/写	读/写	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	0	0

位编号	位符号	说明
7	SMOD	EUART波特率加倍器
6	SSTAT	SCON[7:5]功能选择位
3-2	GF[1:0]	用于软件的通用标志
1	PD	掉电模式控制位 0: 当一个中断或复位产生时由硬件清0 1: 由软件置1激活掉电模式
0	IDL	空闲模式控制位 0: 当一个中断或复位产生时由硬件清0 1: 由软件置1激活空闲模式

Table 8.31 省电模式控制寄存器

8EH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SUSLO	SUSLO.7	SUSLO.6	SUSLO.5	SUSLO.4	SUSLO.3	SUSLO.2	SUSLO.1	SUSLO.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SUSLO.7-0	此寄存器用来控制CPU进入省电模式（空闲或掉电）。只有像下面的连续指令才能使CPU进入省电模式，否则在下个周期中SUSLO，IDL或PD位将被硬件清0。

IDLE_MODE:	
MOV	SUSLO, #55H
ORL	PCON, #01H
NOP	
NOP	
NOP	
POWERDOWN_MODE:	
MOV	SUSLO, #55H
ORL	PCON, #02H
NOP	
NOP	
NOP	

注意：在空闲模式，只有CPU的系统时钟被中止，外围模块如定时器，ADC等的时钟不受影响（尽管它们的时钟源也是系统时钟），所以可以利用定时器，ADC等的中断唤醒空闲模式。但是在掉电模式下，所以时钟都将被切断。



8.9 预热计数器

8.9.1 特性

- 内建电源预热计数器消除电源的上电的不稳定状态
- 内建振荡器预热计数器消除振荡器起振时的不稳定状态

SH79F161A内建预热计数器，它能消除振荡器在下列情况下起振时的不稳定状态，同时完成内部一些初始化序列，如读取内部客户代码选项等。

SH79F161A内建振荡器预热计数器，它能消除振荡器在下列情况下起振时的不稳定状态：上电复位，引脚复位，从低功耗模式中唤醒，看门狗复位和LVR复位。

上电后，SH79F161A会先经过电源上电预热计数过程，等待溢出后再进行振荡器的预热计数过程，溢出后开始运行程序。

电源上电预热计数时间

上电复位/ 引脚复位/低电压复位		看门狗复位 (不包含掉电模式)		看门狗复位 (唤醒掉电模式)		掉电模式下中断唤醒	
电源上电预热计数时间*	振荡器上电预热计数**	电源上电预热计数时间*	振荡器上电预热计数**	电源上电预热计数时间*	振荡器上电预热计数**	电源上电预热计数时间*	振荡器上电预热计数**
11ms	有	1000CKs	无	1000CKs	有	64CKs	有

注：

* 该计数时钟为内部2MHz RC振荡器

** 振荡器上电预热计数时间请参照下表

振荡器上电预热计数时间

代码选项：OP_WMT	00	01	10	11
振荡器类型				
晶振/陶振	$2^{17} \times T_{osc}$	$2^{14} \times T_{osc}$	$2^{11} \times T_{osc}$	$2^8 \times T_{osc}$
内部RC	$2^7 \times T_{osc}$			

**8.10 代码选项****OP_OSC:**

- 0000: 内部RC振荡器 (默认)
- 1110: 晶体谐振器或陶瓷谐振器
- 其它: 内部RC振荡器

OP_CRMC:

- 0: 振荡器频率为2M-16M (默认)
- 1: 振荡器频率为400K-2M

OP_RST:

- 0: P1.7用作复位引脚 (默认)
- 1: P1.7用作I/O口

OP_LVREN:

- 0: 禁止低电压复位功能 (默认)
- 1: 允许低电压复位功能

OP_LVRLE:

- 0: 低电压复位设定电压为4.1V (默认)
- 1: 低电压复位设定电压为3.7V

OP_WDT:

- 0: 禁止WDT功能 (默认)
- 1: 允许WDT功能

OP_WDTPD:

- 0: 掉电模式下禁止看门狗工作 (默认)
- 1: 掉电模式下允许看门狗工作

注意: 此代码选项仅当OP_WDT = 1时有效

OP_WMT: (不适用于内建RC)

- 00: 最长预热时间 (默认)
- 01: 长预热时间
- 10: 短预热时间
- 11: 最短预热时间

OP_OVL:

- 0: OVL产生OVL复位
- 1: OVL产生OVL中断 (默认)



9. 指令集

算术操作指令				
指令	功能描述	代码	字节	周期
ADD A, Rn	累加器加寄存器	0x28-0x2F	1	1
ADD A, direct	累加器加直接寻址字节	0x25	2	2
ADD A, @Ri	累加器加内部RAM	0x26-0x27	1	2
ADD A, #data	累加器加立即数	0x24	2	2
ADDC A, Rn	累加器加寄存器和进位位	0x38-0x3F	1	1
ADDC A, direct	累加器加直接寻址字节和进位位	0x35	2	2
ADDC A, @Ri	累加器加内部RAM和进位位	0x36-0x37	1	2
ADDC A, #data	累加器加立即数和进位位	0x34	2	2
SUBB A, Rn	累加器减寄存器和借位位	0x98-0x9F	1	1
SUBB A, direct	累加器减直接寻址字节和借位位	0x95	2	2
SUBB A, @Ri	累加器减内部RAM和借位位	0x96-0x97	1	2
SUBB A, #data	累加器减立即数和借位位	0x94	2	2
INC A	累加器加1	0x04	1	1
INC Rn	寄存器加1	0x08-0x0F	1	2
INC direct	直接寻址字节加1	0x05	2	3
INC @Ri	内部RAM加1	0x06-0x07	1	3
DEC A	累加器减1	0x14	1	1
DEC Rn	寄存器减1	0x18-0x1F	1	2
DEC direct	直接寻址字节减1	0x15	2	3
DEC @Ri	内部RAM减1	0x16-0x17	1	3
INC DPTR	数据指针加1	0xA3	1	4
MUL AB 8 X 8 16 X 8	累加器乘寄存器B	0xA4	1	11 20
DIV AB 8 / 8 16 / 8	累加器除以寄存器B	0x84	1	11 20
DA A	十进制调整	0xD4	1	1



逻辑操作指令				
指令	功能描述	代码	字节	周期
ANL A, Rn	累加器与寄存器	0x58-0x5F	1	1
ANL A, direct	累加器与直接寻址字节	0x55	2	2
ANL A, @Ri	累加器与内部RAM	0x56-0x57	1	2
ANL A, #data	累加器与立即数	0x54	2	2
ANL direct, A	直接寻址字节与累加器	0x52	2	3
ANL direct, #data	直接寻址字节与立即数	0x53	3	3
ORL A, Rn	累加器或寄存器	0x48-0x4F	1	1
ORL A, direct	累加器或直接寻址字节	0x45	2	2
ORL A, @Ri	累加器或内部RAM	0x46-0x47	1	2
ORL A, #data	累加器或立即数	0x44	2	2
ORL direct, A	直接寻址字节或累加器	0x42	2	3
ORL direct, #data	直接寻址字节或立即数	0x43	3	3
XRL A, Rn	累加器异或寄存器	0x68-0x6F	1	1
XRL A, direct	累加器异或直接寻址字节	0x65	2	2
XRL A, @Ri	累加器异或内部RAM	0x66-0x67	1	2
XRL A, #data	累加器异或立即数	0x64	2	2
XRL direct, A	直接寻址字节异或累加器	0x62	2	3
XRL direct, #data	直接寻址字节异或立即数	0x63	3	3
CLR A	累加器清零	0xE4	1	1
CPL A	累加器取反	0xF4	1	1
RL A	累加器左环移位	0x23	1	1
RLC A	累加器连进位标志左环移位	0x33	1	1
RR A	累加器右环移位	0x03	1	1
RRC A	累加器连进位标志右环移位	0x13	1	1
SWAP A	累加器高4位与低4位交换	0xC4	1	4



数据传送指令				
指令	功能描述	代码	字节	周期
MOV A, Rn	寄存器送累加器	0xE8-0xEF	1	1
MOV A, direct	直接寻址字节送累加器	0xE5	2	2
MOV A, @Ri	内部RAM送累加器	0xE6-0xE7	1	2
MOV A, #data	立即数送累加器	0x74	2	2
MOV Rn, A	累加器送寄存器	0xF8-0xFF	1	2
MOV Rn, direct	直接寻址字节送寄存器	0xA8-0xAF	2	3
MOV Rn, #data	立即数送寄存器	0x78-0x7F	2	2
MOV direct, A	累加器送直接寻址字节	0xF5	2	2
MOV direct, Rn	寄存器送直接寻址字节	0x88-0x8F	2	2
MOV direct1, direct2	直接寻址字节送直接寻址字节	0x85	3	3
MOV direct, @Ri	内部RAM送直接寻址字节	0x86-0x87	2	3
MOV direct, #data	立即数送直接寻址字节	0x75	3	3
MOV @Ri, A	累加器送内部RAM	0xF6-0xF7	1	2
MOV @Ri, direct	直接寻址字节送内部RAM	0xA6-0xA7	2	3
MOV @Ri, #data	立即数送内部RAM	0x76-0x77	2	2
MOV DPTR, #data16	16位立即数送数据指针	0x90	3	3
MOVC A, @A+DPTR	程序代码送累加器（相对数据指针）	0x93	1	7
MOVC A, @A+PC	程序代码送累加器（相对程序计数器）	0x83	1	8
MOVX A, @Ri	外部RAM送累加器（8位地址）	0xE2-0xE3	1	5
MOVX A, @DPTR	外部RAM送累加器（16位地址）	0xE0	1	6
MOVX @Ri, A	累加器送外部RAM（8位地址）	0xF2-F3	1	4
MOVX @DPTR, A	累加器送外部RAM（16位地址）	0xF0	1	5
PUSH direct	直接寻址字节压入栈顶	0xC0	2	5
POP direct	栈顶弹至直接寻址字节	0xD0	2	4
XCH A, Rn	累加器与寄存器交换	0xC8-0xCF	1	3
XCH A, direct	累加器与直接寻址字节交换	0xC5	2	4
XCH A, @Ri	累加器与内部RAM交换	0xC6-0xC7	1	4
XCHD A, @Ri	累加器低4位与内部RAM低4位交换	0xD6-0xD7	1	4



控制程序转移指令				
指令	功能描述	代码	字节	周期
ACALL addr11	2KB内绝对调用	0x11-0xF1	2	7
LCALL addr16	64KB内长调用	0x12	3	7
RET	子程序返回	0x22	1	8
RETI	中断返回	0x32	1	8
AJMP addr11	2KB内绝对转移	0x01-0xE1	2	4
LJMP addr16	64KB内长转移	0x02	3	5
SJMP rel	相对短转移	0x80	2	4
JMP @A+DPTR	相对长转移	0x73	1	6
JZ rel (不发生转移) (发生转移)	累加器为零转移	0x60	2	3 5
JNZ rel (不发生转移) (发生转移)	累加器为非零转移	0x70	2	3 5
JC rel (不发生转移) (发生转移)	C置位转移	0x40	2	2 4
JNC rel (不发生转移) (发生转移)	C清零转移	0x50	2	2 4
JB bit, rel (不发生转移) (发生转移)	直接寻址位置位转移	0x20	3	4 6
JNB bit, rel (不发生转移) (发生转移)	直接寻址位清零转移	0x30	3	4 6
JBC bit, rel (不发生转移) (发生转移)	直接寻址位置位转移并清该位	0x10	3	4 6
CJNE A, direct, rel (不发生转移) (发生转移)	累加器与直接寻址字节不等转移	0xB5	3	4 6
CJNE A, #data, rel (不发生转移) (发生转移)	累加器与立即数不等转移	0xB4	3	4 6
CJNE Rn, #data, rel (不发生转移) (发生转移)	寄存器与立即数不等转移	0xB8-0xBF	3	4 6
CJNE @Ri, #data, rel (不发生转移) (发生转移)	内部RAM与立即数不等转移	0xB6-0xB7	3	4 6
DJNZ Rn, rel (不发生转移) (发生转移)	寄存器减1不为零转移	0xD8-0xDF	2	3 5
DJNZ direct, rel (不发生转移) (发生转移)	直接寻址字节减1不为零转移	0xD5	3	4 6
NOP	空操作	0	1	1



位操作指令				
指令	功能描述	代码	字节	周期
CLR C	C清零	0xC3	1	1
CLR bit	直接寻址位清零	0xC2	2	3
SETB C	C置位	0xD3	1	1
SETB bit	直接寻址位置位	0xD2	2	3
CPL C	C取反	0xB3	1	1
CPL bit	直接寻址位取反	0xB2	2	3
ANL C, bit	C逻辑与直接寻址位	0x82	2	2
ANL C, /bit	C逻辑与直接寻址位的反	0xB0	2	2
ORL C, bit	C逻辑或直接寻址位	0x72	2	2
ORL C, /bit	C逻辑或直接寻址位的反	0xA0	2	2
MOV C, bit	直接寻址位送C	0xA2	2	2
MOV bit, C	C送直接寻址位	0x92	2	3



10. 电气特性

极限参数*

直流供电电压.....-0.3V to +6.0V
 输入/输出电压.....GND-0.3V to $V_{DD}+0.3V$
 工作环境温度.....-40°C to +85°C
 Flash烧写温度.....-40°C to +85°C
 存储温度.....-55°C to +125°C

*注释

如果器件的工作条件超过左列“极限参数”的范围，将造成器件永久性破坏。只有当器件工作在说明书所规定的范围内时功能才能得到保障。器件在极限参数列举的条件下工作将会影响到器件工作的可靠性。

直流电气特性 ($V_{DD} = 3.6 - 5.5V$, $GND = 0V$, $T_A = +25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值*	最大值	单位	条件
工作电压	V_{DD}	3.6	5.0	5.5	V	$400kHz \leq f_{OSC} \leq 16MHz$
工作电流	I_{OP1}	-	5	8	mA	$f_{OSC} = 12MHz$, $V_{DD} = 5.0V$ 所有输出引脚无负载 (所有数字输入引脚不浮动); CPU打开 (执行NOP指令); WDT打开; 关闭其他所有功能
	I_{OP2}	-	8	12	mA	$f_{OSC} = 16MHz$, $V_{DD} = 5.0V$ 所有输出引脚无负载 (所有数字输入引脚不浮动); CPU打开 (执行NOP指令); WDT打开; 关闭其他所有功能
待机电流 (空闲模式)	I_{SB1}	-	3	5	mA	$f_{OSC} = 12MHz$, $V_{DD} = 5.0V$ 所有输出引脚无负载 (所有数字输入引脚不浮动); CPU停止 (空闲模式); WDT关闭; LVR打开; 关闭其他所有功能
	I_{SB2}	-	6	10	mA	$f_{OSC} = 16MHz$, $V_{DD} = 5.0V$ 所有输出引脚无负载 (所有数字输入引脚不浮动); CPU停止 (空闲模式); WDT关闭; LVR打开; 关闭其他所有功能
待机电流 (掉电模式)	I_{SB3}	-	-	15	μA	振荡器停止, $V_{DD} = 5.0V$ 所有输出引脚无负载; CPU停止 (掉电模式); 看门狗关闭; LVR打开; 关闭其他所有功能
WDT电流	I_{WDT}	-	1	3	μA	$V_{DD} = 5.0V$, 看门狗打开
输入低电压1	V_{IL1}	GND	-	$0.3 \times V_{DD}$	V	I/O端口
输入高电压1	V_{IH1}	$0.7 \times V_{DD}$	-	V_{DD}	V	I/O端口
输入低电压2	V_{IL2}	GND	-	$0.2 \times V_{DD}$	V	RESET, T0, T1, T2, INT0/1/2/3/4, SCK, T2EX, RXD, SS (内建施密特触发), FLT, MISO, MOSI
输入高电压2	V_{IH2}	$0.8 \times V_{DD}$	-	V_{DD}	V	RESET, T0, T1, T2, INT0/1/2/3/4, SCK, T2EX, RXD, SS (内建施密特触发), FLT, MISO, MOSI
输入漏电流	I_{IL}	-1	-	1	μA	输入口, $V_{IN} = V_{DD}$ 或者GND
输出漏电流	I_{OL}	-1	-	1	μA	开漏输出, $V_{DD} = 5.0V$ $V_{OUT} = V_{DD}$ 或者GND
上拉电阻	R_{PH}	-	20	-	k Ω	$V_{DD} = 5.0V$, $V_{IN} = GND$
输出高电压	V_{OH}	$V_{DD} - 0.7$	-	-	V	I/O 端口, $I_{OH} = -10mA$, $V_{DD} = 5.0V$
输出低电压	V_{OL1}	-	-	GND + 0.6	V	I/O 端口, $I_{OL} = 15mA$, $V_{DD} = 5.0V$

注意:

- (1) “*”表示典型值下的数据是在5.0V, 25°C下测得的, 除非另有说明。
- (2) 流过 V_{DD} 的最大电流值须小于100mA。
- (3) 流过GND的最大电流值须小于150mA。



5V模/数转换器电气特性

参数	符号	最小值	典型值	最大值	单位	条件
供电电压	V_{AD}	3.6	5.0	5.5	V	
精度	N_R	-	10	-	bit	$GND \leq V_{AIN} \leq V_{REF}$
A/D输入电压	V_{AIN}	GND	-	V_{REF}	V	
A/D输入电阻*	R_{AIN}	2	-	-	$M\Omega$	$V_{IN} = 5.0V$
模拟电压源推荐阻抗	Z_{AIN}	-	-	10	$k\Omega$	
A/D转换电流	I_{AD}	-	1	3	mA	ADC模块打开, $V_{DD} = 5.0V$
A/D输入电流	I_{ADIN}	-	-	10	μA	$V_{DD} = 5.0V$
微分非线性误差	D_{LE}	-	-	± 1	LSB	$V_{DD} = 5.0V$
积分非线性误差	I_{LE}	-	-	± 2	LSB	$V_{DD} = 5.0V$
满刻度误差	E_F	-	± 1	± 3	LSB	$V_{DD} = 5.0V$
偏移量误差	E_Z	-	± 0.5	± 2	LSB	$V_{DD} = 5.0V$
总绝对误差	E_{AD}	-	-	± 3	LSB	$V_{DD} = 5.0V$
总转换时间**	T_{CON}	14	-	-	μs	10 bit精度, $V_{DD} = 5.0V$

注意:

- (1) “*”表示ADC输入电阻就是直流条件下ADC自身的输入电阻。
 (2) “**”建议与ADC连接的信号源内阻小于 $10k\Omega$ 。

交流电气特性 ($V_{DD} = 3.6V - 5.5V$, $GND = 0V$, $T_A = +25^\circ C$, $f_{OSC} = 12.3MHz$, 除非另有说明。)

参数	符号	最小值	典型值	最大值	单位	条件
复位脉冲宽度	t_{RESET}	10	-	-	μs	低电平有效
复位引脚内部上拉电阻	R_{RPH}	-	100	-	$k\Omega$	$V_{DD} = 5.0V$, $V_{IN} = GND$
RC频率	F_{RC}	-	12.3	-	MHz	$V_{DD} = 5V$
频率稳定性 (RC)	$ \Delta F /F$	-	-	1	%	RC振荡器: $ F - 12.3MHz /12.3MHz$ ($V_{DD} = 3.6-5.5V$, $T_A = +25^\circ C$)
		-	-	2	%	RC振荡器: $ F - 12.3MHz /12.3MHz$ ($V_{DD} = 3.6-5.5V$, $T_A = -40^\circ C \sim 85^\circ C$)

低电压复位电气特性 ($V_{DD} = 3.6V - 5.5V$, $GND = 0V$, $T_A = +25^\circ C$, 除非另有说明。)

参数	符号	最小值	典型值	最大值	单位	条件
LVR电压设定电压1	V_{LVR}	4.0	4.1	4.2	V	LVR使能 $V_{DD} = 3.6V - 5.5V$
LVR电压设定电压2	V_{LVR}	3.6	3.7	3.8	V	LVR使能 $V_{DD} = 3.6V - 5.5V$
LVR低电压复位宽度	T_{LVR}	-	30	-	μs	

上电复位电气特性 ($V_{DD} = 3.6V - 5.5V$, $GND = 0V$, $T_A = +25^\circ C$, 除非另有说明。)

参数	符号	最小值	典型值	最大值	单位	条件
电源电压上升斜率	$S_{VDD}^{(1)}$	0.005	-	2.5	V/ms	LVR使能 $V_{DD} = 3.6V - 5.5V$

注意: (1): 该项目只是设计保证, 量产不做全斜率范围测试。



11. 订购信息


产品编号	封装
SH79F161AP/032PR	32 LQFP
SH79F161AF/044FR	44 QFP
SH79F161AP/044PR	44 LQFP



12. 封装信息

LQFP32封装尺寸

单位：英寸/毫米



Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	0.057	0.065	1.45	1.65
A1	0.000	0.008	0.01	0.21
A2	0.051	0.059	1.30	1.50
D	0.268	0.281	6.80	7.15
E	0.268	0.281	6.80	7.15
H _D	0.346	0.362	8.80	9.20
H _E	0.346	0.362	8.80	9.20
b	0.010	0.018	0.25	0.45
e	0.031 TYP		0.8TYP	
c	0.004	0.009	0.09	0.22
L	0.016	0.031	0.40	0.78
L1	0.035	0.043	0.90	1.10
θ2	0°	10°	0°	10°


注意：

- (1) 封装尺寸不包括模的毛边凸起或门毛刺。
- (2) 如无特殊规定，容差为±0.1毫米。
- (3) 共面性：0.1毫米。
- (4) 控制尺寸为毫米。



QFP44封装尺寸 (BODY SIZE: 10*10)

单位: 英寸/毫米




Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	0.075	0.094	1.90	2.40
A1	0.002	0.010	0.05	0.25
A2	0.075	0.087	1.90	2.20
D	0.390	0.398	9.90	10.10
E	0.390	0.398	9.90	10.10
H_D	0.508	0.531	12.90	13.50
H_E	0.508	0.531	12.90	13.50
b	0.011	0.015	0.28	0.38
e	0.031TYP		0.8TYP	
c	0.004	0.009	0.11	0.23
L	0.024	0.043	0.60	1.10

- 注意:
- (1) 封装尺寸不包括模的毛边凸起或门毛刺。
 - (2) 如无特殊规定, 容差为 ± 0.1 毫米。
 - (3) 共面性: 0.1毫米。
 - (4) 控制尺寸为毫米。



LQFP44封装尺寸

单位：英寸/毫米



Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	0.057	0.065	1.45	1.65
A1	0.000	0.001	0.01	0.21
A2	0.051	0.059	1.3	1.5
D	0.388	0.400	9.85	10.15
E	0.388	0.400	9.85	10.15
H_D	0.465	0.480	11.8	12.2
H_E	0.465	0.480	11.8	12.2
b	0.010	0.018	0.25	0.45
e	0.031 TYP		0.8 TYP	
c	0.004	0.008	0.09	0.20
L	0.017	0.031	0.42	0.78
L1	0.037	0.045	0.95	1.15
θ_2	0°	10°	0°	10°

- 注意：
- (1) 封装尺寸不包括模的毛边凸起或门毛刺。
 - (2) 如无特殊规定，容差为±0.1毫米。
 - (3) 共面性：0.1毫米。
 - (4) 控制尺寸为毫米。

**13. 规格更改记录**

版本	记录	日期
2.3	更新LQFP32, QFP44和LQFP44封装信息 增加上电复位电气特性	2021年7月
2.2	更新封装信息	2015年7月
2.1	增加LQFP44封装 增加高频振荡器使用的描述	2014年1月
2.0	去掉SKDIP32封装 增加EPWM0和EXEN2控制位不能同时为1的描述	2013年5月
1.0	初始版本	2011年4月



重要声明

本手册为中颖电子股份有限公司及其关联公司（“公司”）的财产。本手册，包括本手册中描述的本公司的任何产品（“产品”），均为本公司根据相关可适用法律或条约所拥有。本公司保留该等法律和条约下的所有权利，不授予其专利、版权、商标或其他知识产权下的任何许可。

本手册内的任何技术信息，包括功能介绍和原理图，不应理解为使用或执行任何知识产权的许可。本手册若引述相关第三方的名称和品牌（如有）等为其各自所有者的财产，仅供识别用途。

本公司不对本手册或任何产品作任何明示或暗示的保证，包括但不限于对适销性和适合特定用途的暗示保证。本公司不承担因超出规格书或我司产品标准的保证范围使用本手册所述任何产品而产生的任何责任。除适用协议中明确规定的定制产品外，产品仅为普通商业、工业、个人和/或家庭应用而设计、开发和制造。禁止用于军事、国防、核能、医疗以及可能导致人身伤害、死亡，或是环境破坏等领域。用户应采取任何和所有行动，确保按照适用的法律法规使用和销售产品。

半导体产品自身存在一定的失效概率。为防止因故障或误工作而产生的人身损害、火灾事故或其他社会性损害，请注意冗余设计、消防设计以及其他安全防护设计。特别说明：参考应用电路不保证能够适用于特定应用的量产。

若用户违反上述声明，本公司不承担全部或部分责任，用户应在此免除本公司及其供应商和/或分销商因产品的所有非预期用途有关的任何索赔、损害或其他责任；与此同时，用户应赔偿并确保本公司及其供应商和/或分销商免受因产品的任何非预期用途的使用而产生的与之相关的所有索赔、成本、损害赔偿和其他责任，包括人身伤害或死亡的索赔。

本手册中的信息仅与产品有关。本公司保留随时对本手册及所述的产品和服务进行更改、修改或改进的权利，恕不另行通知。订购前建议用户咨询销售代表。

本公司对本手册拥有最终解释权。



目录

1. 特性.....	1
2. 概述.....	1
3. 方框图.....	2
4. 引脚配置.....	3
4.1 32脚LQFP封装.....	3
4.2 44脚QFP封装.....	3
4.3 44脚LQFP封装.....	4
5. 引脚描述.....	6
6. SFR映像.....	8
7. 标准功能.....	16
7.1 CPU.....	16
7.1.1 CPU内核特殊功能寄存器.....	16
7.1.2 CPU增强内核特殊功能寄存器.....	17
7.2 RAM.....	18
7.3 FLASH程序存储器.....	19
7.3.1 特性.....	19
7.3.2 ICP模式下的Flash操作.....	21
7.4 扇区自编程（SSP）功能.....	22
7.4.1 寄存器.....	22
7.4.2 Flash控制流程图.....	25
7.4.3 SSP编程注意事项.....	26
7.4.4 可读识别码.....	26
7.5 系统时钟和振荡器.....	27
7.5.1 特性.....	27
7.5.2 时钟定义.....	27
7.5.3 振荡器类型.....	28
7.5.4 谐振器负载电容选择.....	28
7.6 I/O端口.....	29
7.6.1 特性.....	29
7.6.2 寄存器.....	29
7.6.3 端口共用.....	31
7.7 定时器.....	35
7.7.1 特性.....	35
7.7.2 定时器0 & 1.....	35
7.7.3 定时器2.....	39
7.8 中断.....	45
7.8.1 特性.....	45
7.8.2 程序超范围中断（OVL）.....	45
7.8.3 中断允许.....	46
7.8.4 中断标志.....	48
7.8.5 中断向量.....	50
7.8.6 中断优先级.....	50
7.8.7 中断处理.....	51
7.8.8 中断响应时间.....	51
7.8.9 外部中断输入.....	52
7.8.10 中断汇总.....	52
8. 增强功能.....	53
8.1 脉冲宽度调制（PWM）.....	53



8.1.1 特性.....	53
8.1.2 12位PWM定时器.....	54
8.1.3 8位PWM定时器.....	57
8.1.4 PWM01/11/21.....	60
8.1.5 死区时间.....	60
8.2 串行外部设备接口 (SPI)	62
8.2.1 特性.....	62
8.2.2 信号描述.....	62
8.2.3 波特率.....	63
8.2.4 功能描述.....	63
8.2.5 工作模式.....	64
8.2.6 传送形式.....	65
8.2.7 出错检测.....	66
8.2.8 中断.....	66
8.2.9 寄存器.....	67
8.3 增强型通用异步收发器 (EUART)	69
8.3.1 特性.....	69
8.3.2 EUART工作方式.....	69
8.3.3 波特率.....	74
8.3.4 多机通讯.....	74
8.3.5 帧出错检测.....	75
8.3.6 寄存器.....	76
8.4 模/数转换器 (ADC)	78
8.4.1 特性.....	78
8.4.2 ADC模块图.....	78
8.4.3 寄存器.....	79
8.5 蜂鸣器.....	82
8.5.1 特性.....	82
8.5.2 寄存器.....	82
8.6 低电压复位 (LVR)	83
8.6.1 特性.....	83
8.7 看门狗定时器 (WDT)，程序超范围溢出 (OVL) 复位及其他复位状态	84
8.7.1 特性.....	84
8.7.2 寄存器.....	85
8.8 电源管理	86
8.8.1 特性.....	86
8.8.2 空闲模式 (Idle)	86
8.8.3 掉电模式 (Power-Down)	86
8.8.4 寄存器.....	87
8.9 预热计数器	88
8.9.1 特性.....	88
8.10 代码选项	89
9. 指令集.....	90
10. 电气特性.....	95
11. 订购信息.....	97
12. 封装信息.....	98
13. 规格更改记录.....	101